Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

INFORMATION REPORT INFORMATION REPORT

CENTRAL INTELLIGENCE AGENCY

This material contains information affecting the National Defense of the United States within the meaning of the Espionage Laws, Title 18, U.S.C. Secs. 793 and 794, the transmission or revelation of which in any manner to an unauthorized person is prohibited by law.

S-E-C-R-E-T

50X1-HUM

COUNTRY USSR

REPORT

SUBJECT Technical Manual and Operating Instructions for the URAL Computer

DATE DISTR. 22 December 1959

NO. PAGES 1

REFERENCES

50X1-HUM

DATE OF INFO.

PLACE & DATE ACQ.

SOURCE EVALUATIONS ARE DEFINITIVE. APPRAISAL OF CONTENT IS TENTATIVE.

documents relating to the URAL computer

50X1-HUM

a. four-volume technical description of the URAL (Universalnaya Avtomaticheskaya Tsifrovaya Vychislitelnaya Mashina), published in Moscow, 1958. Vol. 1 is in English and Vols. 2, 3, and 4 are in Russian.

50X1-HUM

For many of the figures, the Russian has been translated and placed on the back of the figure. In these instances, the data are clearly identified by being labeled with the number of the figure to which they refer.

b. A 12-page English-language set of instruction for operating the URAL.

Distribution of Attachments:

50X1-HUM

OSI: Loan

50X1-HUM

S-E-C-R-E-T
NOFORN/CONTINUED CONTROL

STATE	ARMY	NAVY	AIR	FBI	AEC	NIC	NSA
X	X	X	X	X		X	X
						OSI/EV X	

(Note: Washington distribution indicated by "X"; Field distribution by "#".)

INFORMATION REPORT INFORMATION REPORT

50X1-HUM

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

works with positive input pulses.

In the initial state (low level of -60. v. on the terminal 2) the left hand half of the tube is closed and on its anode there is a high voltage level; the right hand half of the tube is open through the divider R_1, R_3. At this stage a voltage U_1 is set up on the cathode resistance.

When a pulse emerges slowly rising to a high level appears at terminal 2, the voltage at output of the divider R_7, R_2 rises also and when it reaches the voltage level between, the grid and the cathode of the left hand half of the tube, it will be equal to the cut off voltage of the tube, the left hand half will begin to open. As a result the voltage at the anode of the left hand half begins to fall, the right hand half closes through the divider R_1, and R_3, thereby the voltage on the cathode resistance begins to fall (when the right hand half is closed voltage U_2 is setup on the resistance R_4; since R_5 is greater than R_6 this voltage will be less than U_1). The voltage drop on R_4 will open the left hand half which closes the right hand half lowers voltage still more on R_4 and so on. Then regenerative process takes place resulting in the change over of the circuit into the state, at which the left hand half of the tube is open and the right hand half is closed. The circuit will remain in this state as long as high voltage is maintained on terminal 2. When the input voltage falls (the trailing edge of the input pulse) to a level at which the voltage U_{ck} (voltage between the grid and the cathode) of the left hand half begins to become negative (< 0), the left hand half begins to close, making the right half open through the divider R_1, R_3 and causing a voltage rise on the cathode resistance R_4. Then the regenerative action takes place and a change over of the circuit to the initial state occurs. During these operations pulses appear at the outputs of the circuit, negative on terminal 3, positive on terminal 4. 16. Package 0 0 (single flip-flop oscillator). The circuit diagram of the single flip flop

50X1-HUM

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

SECRET

oscillator package is given in fig 5.33.0 0 and is intended for generation of square pulses of adjustable duration when negative voltage drops are applied at its input.

In the computer, this package is used in the control device, generation of control pulses both in punched tape and magnetic tape storages and for generation of synchronizing pulses.

The cathodes of the two halves of the tube are connected to terminal 11 (earth). The equal anode resistances R_8 and R_9 with the compensating inductances L_1 and L_2 are connected to terminal 1 (anode voltage). The

50X1-HUM

SECRET

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

SECRET

Fig. 4.14



Fig. 4.16

Symbol of the Single Digit Binary Counter



Fig. 4.27



Fig. 5.15



50X1-HUM

SECRET

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

Fig. 4.14

Fig. 5.15



Fig. 4.16

Symbol of the Single Digit Binary Counter





Fig. 4.27



50X1-HUM

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Art B

50X1-HUM

The C[redacted] is operated on the basis of a single address instruction system. For the execution of each operation it is necessary that a separate instruction should be used. An instruction is expressed by an octal number, which consists of two parts one of which is the address of the location on the magentic drum storage and the contents of which take part in the operation. The other part is a number (code) for the operation and determines the operation to be performed.

Each location on the magnetic drum storage can be a complete location which consists of 36 digits or can be an incomplete location which consists of 18 digits. The complete locations have only even addresses and the incomplete locations have both even and odd addresses. A complete location is distinguished from an incomplete one by having one (1) before the most significant digit of its binary address. When recorded in the octal system this one (1) enters the address together with the other binary digits of the address.

Digit register of the computer is represented in Fig. 1.

The symbolic representation of the instruction includes a short name of the operation and the letter representation of the address.

At the execution of some operation along with the numerial result, the following control signals may also be generated :-

1. Overflow Sign 1, $\mathcal{P}^{I}$

2. Signal for the conditional control transfer - ω

The process of the generation of these signals are given below along with the description of the individual operation.

Results of all arithmetic and logical operations are obtained in the adder. A negative word in the adder is represented in the indirect code.

Arithmetic and logical operations :

The first operation of additions of words has code "01" and is performed on the instruction "Add la" ($C\Pi/a$).

The instruction "Add la" ($C\Pi/a$) executes the algebraic addition of the word in the adder with the word in the location "a".

50X1-HUM

[redacted]

SECRET

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

It the result obtained in the adder exceeds by its modulus the maximum possible word in the computer, the overflow signal $\Phi = 1$ is generated and recorded in the overflow indicator. Depending on the position of key "Stop to Φ ", there might be" either 1) stop or 2) jump of the instruction following that one to which signal ϕ was generated. If the word obtained in the adder is negative, signal $w = 1$ is generated.

The second operation of addition of words has code "02" and is performed on the instruction "Add 2a" (C/ 2a).

The instruction "Add 2a" (C/ 2a) clears the adder and the contents of the location "a" are algebraically added to the adder.

If the word (result) obtained in the adder is negative, signal $w = 1$ is generated. At the execution of the operation "Add 2a" (C/ 2a), signal Φ is always equal to zero.

Operation of subtraction of words has code "03" and is performed on the instruction "Subtract 1a" (B/ 1a).

The instruction "Subtract 1a" (B/ 1a) executes the algebraic subtraction of the word in the location "a" from the word in the adder.

If the result obtained in the adder was exceeds by its modulus the maximum possible word in the computer, the overflow signal $\phi = 1$ is generated and recorded in the overflow indicator. Depending on the position of key "Stop to ϕ " there might be" either 1) stop, or 2) jump of the instruction following that one to which signal $\Phi = 1$ was generated. If the word obtained in the adder is negative, signal $w = 1$ is generated.

Operation of subtraction of moduli of words has code "04" and is performed on the instruction "Subtract 2 a" (B/ 2a).

Instruction "Subtract 2a" (B/ 2a) executes the subtraction of modulus of the word in that location "a" from the modulus of the word in the adder.

If the result in the adder is negative, signal $w = 1$ is generated. At the execution of the operation "Subtract 2a" (B/ 2a) signal Φ is always equal to zero.

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

The first operation of multiplication of words has code "05" and is performed on the instruction "Multiply 1a" (УМ1а).

The instruction "Multiply 1a" executes the multiplication of the word in the Register (multiplicand) by the word in the location "a" (multiplier) and adds the product to the word in the adder.

If the result obtained in the adder does not lie between -1 and -1 the overflow signal Ф = 1 is generated and recorded in the overflow indicator. Depending on the position of the key "Stop to Ф" there might be*: either 1) stop or 2) jump of the instruction following that one to which signal Ф was generated.

If the result is negative, signal W = 1 is generated.

The second operation of multiplication of words has code "06" and is performed on the instruction "Multiply 2a" (УМ2а).

The instruction "Multiply 2a" (УМ2а) executes the multiplication of the word in the adder by the word in the location "a". Signal Ф is always equal to zero. If the result is negative, signal W = 1 is generated.

Operation of division has code "07" and is performed on the instruction "Divide by a" (ДЛа).

The instruction "Divide by a" (ДЛа) executes the division of word in the adder by the word in the location "a". If the word in the adder (dividend) exceeds the word in the location "a" (divisor) by its (divisor's) modulus, signal Ф = 1 is generated and recorded in the overflow indicator. Depending on the position of key "Stop to Ф" there might be:* either 1) stop or 2) jump of the instruction, following that one to which signal Ф was generated. If the result is negative signal W = 1 is generated.

Note: If after operation of division the overflow does not exceed one digit, quotient can be used after normalization :

Operation of "Transfer Sign" has code "10" and is performed on the instruction "Transfer Sign a" (Ф3а).

---

*If the key "Blocking Ф" is switched on, the control is transmitted to the next instruction independent of the position of the key "Stop to Ф".

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The instruction [illegible] transference of the sign of the word in the location "a" to the word in the adder.

The word in the adder is obtained in certain code.

The word in the adder is re-built (in direct code or in indirect code) depending on the new sign.

If the word in the adder is negative, signal $W=1$ is generated.

Operation of shift has code "11" and is performed on the instruction "Shift" (Cg).

The instruction "Shift" (Cg) executes the shift of the word in the register by the number of digits corresponding to the modulus of the word located in the digit positions from 19 to 24 in the adder.

The direction of shift is specified by the sign of the word in the adder. If the word in the adder is positive, the word in the register is shifted to the left.

The operation of shift is a logical operation and therefore, sign-digit is shifted along with the other digits of the word. If, after the operation of the shift there are only zeroes in all digits of the result, signal $W=1$ is generated.

At the execution of this operation, the overflow is blocked and the rounding off is not performed. The instruction of shift always follows the instruction "Send the word to the register "a"(17).

Operation of selection of part of word has code "12" and is performed on the instruction "Select a" ($Bg\ a$).

The instruction "Select a" ($Bg\ a$) selects the part of the word in the adder by means of word in the location "a" by the rule of digit by digit logical multiplication. The sign-digit is selected on the basis of general rule.

If as a result of the selection, all digit positions have zeroes, signal $W=1$ is generated. At the execution of this operation the signal ϕ is always equal to zero.

Address of the location "a" on the instruction "Select a" (Bg "a") should be even.

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Operation [redacted] and is performed on the instruction "Add logically a" ($\oint pa$).

The instruction "Add logically a" ($\oint pa$) executes the addition of the word in the adder with the word in the location "a" on the basis of the rule of digit by digit logically addition. The sign of the digit is added on the basis of general rules. If the result of the addition in all digit-positions is equal to zeroes, signal is generated.

At the execution of this operation, signal $\oint$ is always equal to zero.

[redacted] of the location "a" on the instruction "Add logically a" ($\oint pa$) should be even.

Operation of comparison of words has code "1" and is performed on the instruction "Compare a" (Cpa). The instruction "Compare a" (Cpa) executes the comparison of the contents of the adder with the contents of location "a". Ones (1's) are formed in all noncoincident digits. The sign-digit is compared in accordance with general rules.

In case of any non-coincidence, signal $W=1$ is generated. At the execution of this operation, signal $\oint$ is always equal to zero. On the instruction "Compare a" (Cp a) the address of the location "a" should be even.

Operation of normalization has code "15" and is performed on the instruction "Normalize a" (Hpa).

The instruction "Normalize a" (Hpa) executes the shift of the word in the adder, modulus of which has zeroes before the most significant digit to the right from the binary point, in the direction of the most significant digit by the number of shift, which is equal to the number of zeroes before the most significant digit. This instruction also executes the shift of the word in the adder, having one (1) before comma by one digit in the direction of the least significant digit. After shift the word is recorded in the location "a" on the memory and the number of shifts remains in the adder (in the first case it is negative word and in the second case it is positive word).

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

The sign of the word is recorded into the adder in the sign-digit and the least significant digit (of the number of shifts) is recorded in the 19th digit of the adder.

Operation of sending to magnetic drum storage has code "16" and is performed on the instruction "Send to magnetic drum "a" ($\Pi\delta a$).

The instruction "Send to magnetic drum a" ($\Pi\delta a$) sends the word from the adder to the location "a". The word remains in the adder. If the word in the adder is negative, signal $\omega=1$ is generated.

Operation of sending to register has code "25" and is performed on the instruction "Send "a" to register " ($\Pi\rho a$).

The instruction "Send "a" to register" ($\Pi\rho a$) clears the register and then sends the word from the location "a" to the register.

At the execution of this operation signal ϕ is always equal to zero. If the word sent to the register is equal to zero, signal $\omega=1$ is generated. When the next word is sent into the adder, the register is cleared. Moreover, the contents of the register change after being used once, and in the case of multiple use of this word the instruction of sending of the word into register should be repeated. The word is written in the register always in the direct code.

Operation of sending the address part to the adder has code "20" and is performed on the instruction "Send address part "K" to the adder" (ΠCK).

The instruction "Send address part K to adder" (ΠCK) clears the adder and sends the word "K" from the address part of the instruction register to the adder.

At the execution of this instruction, signal ϕ is always equal to zero. The sign of the digit "K" in the instruction is located in the 12th digit position and its recording is done in the same way as other binary digits. The word "K" is recorded in the adder from the 19th to the 29th digit positions in certain code.

50X1-HUM

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Operation of Control

The general instruction system of the computer contains instructions for the automatic control of operations of the computer in the execution of the solution of tasks (problems).

The instructions are performed in sequence and corresponding to their positions in the locations on the magnetic drum storage.

Exceptions arise in the cases of conditional and unconditional transfer of control when the sequential order of the execution of the instruction is disturbed and the control is transmitted not to the next instruction, but to an instruction in some other location.

The first operation of control transfer has code "12" and is performed on the instruction "K 1 a".

The instruction "K 1 a" changes the normal sequence of the execution of the instructions of the program.

Depending on signal ω generated in the preceding cycle, control is transmitted to the instruction at a different location in the memory; if $\omega \neq 0$ the control is transmitted to the next instruction, that is, the sequential order of the execution of the instruction, that is, the sequential order of the execution of the instruction is maintained; if $\omega = 1$, the control is transmitted to the instruction at the location 'a'.

The second operation of control transfer has code "22" and is performed on the instruction "K 2a".

The instruction "K 2 a" transmits the control to the instruction at the location 'a'.

The third operation of control transfer has code "23" and is performed on the instruction "K) K".

The instruction "K) K", depending on the position of key "control transfer" on the control desk, executes or jumps over the next instruction which follows the instruction "K) K"; the symbol "K" indicates the number of key and can stand for any number from 1 to 7. The instruction "K) K" permits the operator to change the order of the execution of the instructions followed during the solutions of the task problem by switching on the tumbler on the control desk.

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

This instruction can be used in various ways. This instruction permits for example, to call stop in a certain stage of the programme, to introduce or to exclude printing of the result; and permits to call to address some special subroutine of the programme, beginning at some particular stage etc. The place of the programme with the instruction " E 3 K" at the instruction of stop computer, can be consider as a system of the control points of the programme. At the execution of the instruction " E 3 K", signal w is preserved, which was generated in the preceding cycyle.

The fourth operation of control transfer has code "24" and is performed on the instruction "E 4 a".

The instruction "E4a" transfers control to the instruction in location "a" at the beginning of the execution of the cycle operation, and to the next instruction after finishing the cyclic operation.

The instruction "E4a" is used only with the instruction "Start cycle n" (H4n) and put after the group of the instructions, which are performed repeatedly by the help of the instruction "Start cycle n" (H 4 n). At the instruction (E4a) we must put the address of the instruction with which the cycle must be repeated.

Operation of start of cycle has code "25" and is performed on the instruction "Start cycle n" (H4n). On the instruction "Start cycle n" (H4a) the group of instructions, beginning from the instruction in the location a and finishing in the instruction " E 4 a" is performed repeatedly.

The word "n" is specified as the difference between the maximum and the minimum significant values of variable addresses and can have upto 11 binary digits. If on the instruction "Start cycle n" (H 4 n) the addresses of several instructions are changed, the word "n" for all these instructions must be equal and their addresses must be only the complete locations or only the incomplete locations, correspondingly. When the addresses of the complete locations are changed, the word "n" must have a mark of one (1) in the 12th digit.

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

In the instruction with variable addresses, only the last (maximum) variable address is recorded.

At the execution of the instruction "Start of cycle n" (Ч 4n) in the first cycle from the address of variable instruction is subtracted the word "n" and the address of the first (minimum) location is formed, but in the last cycle, zero is subtracted and address of the last (maximum) location is formed. The addresses are changed from the maximum significant value of the addresses by one in the case of incomplete locations and by two in the case of complete locations.

Number of cycles in the first case is equal to (n+1) and in the second case this is equal to ($\frac{n}{2}+1$).

Operation of summation of words has code "26" and is performed on the instruction "Summarise a" (C Ma). The instruction "Summarise a" executes the addition (C Ma) of the word in the location "a" with the contents of the adder. The overflow signal of the adder is blocked. The carry one from the sign digit is added to the first digit of the adder.

The operation is designed to calculate the control sum-check with reference to magnetic tape and punched tape storages.

Operation of change of instruction has code 30 and is performed on the instruction "change by a" (Ч 3a). On the instruction "Change by a" (Ч 3a) the contents of location 'a' are transferred to the instruction register, and, in the next cycle is summarised with the instruction selected for execution; after the execution of obtained instruction, the register is cleared.

The operation "Change" (Ч 3) is designed to change the instruction together with general way of the change of the instruction by the arithmetical device. The addresses of the instruction and the number of the operation can be changed. Two instructions "Change a" (Ч 3a_1, Ч 3a_2) can be located one after another.

At the execution of the operation "Change" (Ч 3) signal w generated in the preceding cycle is preserved.

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

Other Operations :

Operation of reference to punched tape has code 31 and is performed on the instruction: $\Pi\Pi a_1^{1c} a_2$

This instruction executes recording of the contents of zone C from the punched tape to the magnetic drum storage beginning with the location "a" and ending in the location "a2" inclusive of both.

Operation of reference to magnetic tape for reading has code "31" and is performed on the instruction : $\Pi\Pi a_1^{2e} a_2$

This instruction executes recording of the contents of zone "C" on the magnetic tape to the magnetic drum storage beginning from location "a" and extending upto the location "a2", both inclusive.

Operation of printing has code "32" and is perfored on the instruction "Print" ($\Pi 4$).

Operation of punch has code "33" and is performed on the instruction "Punch". ($\Pi 4$).

The instruction punch the contents of the adder.

Operation of computer stop has code "37" andis performed on the instruction "Stop a" ($0_c a$). The instruction "Stop a" ($0_c a$) steps the execution of the programme on the next instruction and records the word from the location "a" into the adder.

Operation jump of interval during printing has code "34" and is performed on the instruction 'Interval' (ΠUH).

The instruction "Interval" (UH) executes jump of interval on the paper tape before printing the next result.

For jump of interval "a" the instruction "Interval" (UH) is necessarily used "a" times.

Operation of reference to Magentic Tape for recording has code "31" and is performed on the instruction [redacted] $\Pi\Pi a_1^{3c} a_2$

This instruction executes re-writing on the zone "C" of the magnetic tape from the magnetic drum memory, beginning from location 'a' [redacted] and extending upto location 'a' both inclusive. 50X1-HUM

SECRET

POOR ORIGINAL

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

50X1-HUM

FIG. 1.

a) Placing of binary word in complete location



b) Placing of octal word in complete location



c) Placing of binary word in incomplete location



2) Placing of binary word in incomplete location



POOR ORIGINAL

50X1-HUM

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Placing of instruction in incomplete location.

50X1-HUM

18	17	16	14	13	12	11	11	10	9	8	7	6	5	4	3	2	1
Sign of change of address at the execution of the instruction "Start cycle n" ( )					Operation					Mark of complete location					Address		

b) Placing of instruction "Send K" (ПСК) in incomplete location

18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
Operation							← Sign of word "K"								Word "K" →		

POOR ORIGINAL

50X1-HUM

SECRET

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

OUT! (By Staff
p. Pravda, May 25,
—Uzbekistan's
e seven-year plan
ieil the state at
h by 1964 the level
ore-year plan and
965. New frontiers
ock products, fruit,

mmunist Party
the way in which
al speaker on this
the republic
er participants
on carried out fast
rt and political
00,000 hectares,
n," was sown by the

ding equipment
ful use of ma-
important proble
tion of cotton

ised not that they
ish breeds

(By L. Bolshtery
ere are many versions
. A new version—
every day in many

lunchtime. When he
pockets—three,
e pocket, he started
ain?" his comrades

ness today and my
ister's my son and

has hundreds of
Stavropol, Prati-
mulated whole

ilo receives the

We have no change

cigarettes with-

th envelopes,

ready today,"

make them happy."
Drak (Comrade
e abnormal), but

...has been a short-
ly in the summer."
...change to the fer-
...sands of people

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 6.1 (Contd.)

(1)	(2)	(3)	(4)	(5)
A 2	Inverted pulse A 2	01-09-Y-02	1-111-08	
A 3	Signal from the overflow adder	01-09-Y-01	1-112-08	
A 3	Inverted signal A 3	01-10-Y-33	1-113-08	
A 4	Signal from the 35th digit of the adder	- " -	1-126-06	
A 4	Inverted pulse A 4	- " -	1-126-12	
A 5	Pulse of shift (36)	01-17-Y-28	1-260-08	
A 6	Pulse of shift in division operation (18)	01-05-Y-14	1-248-08	
A 7	Signal from the sign trigger of the sign of normalization constant & shift	01-17-Y-52	1-250-08	
A 7	Inverted signal A 7	- " -	1-255-08	
	TAPE STORES			
M 1	Pulses of synchronization of rows	05-01-M-47	7-131-05	
M 3	Pulses of synchronization of every three rows	05-01-M-34	4-442-10	
M 6	Pulses of synchronization every six rows (Perforation of zone number)	05-01-M-15	4-445-12	
П 1	Pulses of synchronization of rows	04-02-M-41	9-124-10	
П 4	Pulses of work synchronization	04-02-M-37	9-134-12	
СЧ	Series of synchronizing pulses of words of ~~input~~ tape stores	05-01-M-08	4-343-10	
d 1	Signal of coincidence of zone number	04-03-M-16	1-443-06	
d 2	Signal of start of reading from MDS in group operations.	05-01-M-06	4-340-12	
d 3	Signal of start of recording to in a group operations.	05-01-M-05	4-340-06	

Translation corrections
Translation of captions and Final Technical
Editing of vol. I.

by

K. S. Rao

Ja.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 6.1 (Contd.)

(1)	(2)	(3)	(4)	(5)
A 2	Inverted pulse A 2	01-09-Y-02	1-111-08	
A 3	Signal from the overflow adder	01-09-Y-01	1-112-08	
A 3	Inverted signal A 3	01-10-Y-33	1-113-08	
A 4	Signal from the 35th digit of the adder	- " -	1-126-06	
A 4	Inverted pulse A 4	- " -	1-126-12	
A 5	Pulse of shift (36)	01-17-Y-28	1-260-08	
A 6	Pulse of shift in division operation (18)	01-05-Y-14	1-248-08	
A 7	Signal from the sign trigger of the sign of normalization constant & shift	01-17-Y-52	1-250-08	
A 7	Inverted signal A 7	- " -	1-255-08	
	TAPE STORES			
M 1	Pulses of synchronization of rows	05-01-M-47	7-131-0	
M 3	Pulses of synchronization of every three rows	05-01-M-34	4-442-10	
M 6	Pulses of synchronization every six rows (Perforation of zone number)	05-01-M-15	4-445-12	
M 9	Pulses of synchronization of rows	04-02-M-41	9-124-10	
M 4	Pulses of work synchronization	04-02-M-37	9-134-12	
~~SM~~	Series of synchronizing pulses of words of ~~xxxx~~ tape stores	05-01-M-01	4-343-10	
d 1	Signal of coincidence of zone number	04-03-M-16	1-443-06	
d 2	Signal of start of reading from MDS in group operations.	05-01-M-06	4-340-12	
d 3	Signal of start of recording to in a group operations.	05-01-M-05	4-340-06	

Translation corrections
Translation of captions and Final Technical
Editing of vol. I.

by

K. S. Rao

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 6.1 (Contd.)

(1)	(2)	(3)	(4)	(5)
	MAGNETIC DRUM STORE (MDS)			
Б 1	Preparatory signal Б - 1	03-05-И-24	2-452-08	four signals
Б 1	Inverted signal Б - 1	03-05-ОБ2-22	2-433-12	
Б 2	Preparatory signal Б -2	03-05-Ч-09	2-443-12	4 or 2 signals
Б 2	Inverted signal Б -2	03-05-Ч-09	2-418-08	
Б 3	Inverted signals of folding words	03-02-4И-03	1-320-12	
Б 4	To the output register of the arithmetic device	03-02-4И-03	1-320-06	
Б 5		03-02-И-07	1-325-12	
		03-02-И-07	1-325-06	
Б 7	Inverted pulse of writing words to the output register of the arithmetic device	03-02-И-07	1-330-08	
Б 8	Pulse of change of address by 1	03-04-И-08	2-422-12	
Б 9	Pulse of coincidence of address in group operation	03-05-И-34	2-343-08	
Б 10	Inverted signal of "full location"	03-05-РГ-44	2-405-07	
Б 11	Pulses of recording	03-05-Ч-25	2-257-07	
Б 12	Inverted pulse of synchronization	03-06-СИ-23	1-366-13	
	ARITHMETIC DEVICE			
	Signal of conditional control transfer	01-01-РГ-02	1-355-06	
	Signal of overflow	01-01-РГ-05	1-211-05	
А 1	Signal from the sign trigger	01-13-Ч-01	3-245-08	
А 1	Inverted signal A1	- " -	3-240-08	
А 2	Signal from adder of sign	01-09-Ч-02	1-110-08	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 6.1 (Contd)

(1)	(2)	(3)	(4)	(5)
Нр2 (Norm.)	Signal of the 2nd cycle of normalization operation	02-02-2И-02	2-241-08	
Из1 (Change)	Signal of the 1st cycle of the operation Из	02-07-И-01	4-311-06	
Из1 (Change)	Inverted signal Из1	02-07-Рг-03	4-316-02	
Из2 (Change)	Signal of the 2nd cycle of the operation Из	02-0 -Рг-02	4-321-05	
Из2 (Change)	Inverted signal Из2	- " -	4-321-02	
	CONTROL DEVICE			
Y 1	Pulses of enriting with keys of	01-06-И-01	2-257-12	Coincides with И -5 in time.
Y 2	of the control desk to the adder	02-06-К-03	2-257-15	Coincides with И -1 in time.
Y 3	of the arithatic device	02-06-К-04	2-257-13	Coincides with И -2 in time.
Y 4	Signal of start	02-10-Y-04	2-265-06	
Y 4	Inverted signal Y4	- " -	2-265-12	
Y 5	Pulse of completion of group operation	02-05-И-01	2-232-12	
Y 6	Signal of work reading permission	02-03-0614-05	4-238-10	
Y 6	Inverted signal of work reading permission	02-03-И-02	3-218-06	
Y 7	Inverted signal of work recording permission	02-03-И-03	3-218-12	
	Signal of work recording permission	02-03-0613-06	4-233-10	
Y 9	Pulse of printing	02-01-0602-05	1-440-17	
Y 10	Signal of switching on the magnetic tape-heads	02-05-Рг-21	2-218-05	
Y 10	Inverted signal of switching on the magnetic tape head	02-05-Рг-21	2-218-02	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 3.1 (Contd)

(1)	(2)	(3)	(4)	(5)
Е 3	Signal of the third operation of control transfer (23)	02-03-ИС32-12	4-254-01	
Е 4	Signal of the fourth operation of control transfer (23)	- " -	4-254-01	
НЦ (Beginning of loop)	Signal of the operation "Begining of a loop" (25)	- " -	4-254-03	
СМ (Summation)	Signal of the operation of work summation (26)	- " -	4-254-04	
ИЗ (Change)	Signal of the operation of instruction change (30)	- " -	4-254-06	
ГР (Group operation)	Signal of group operation (31)	02-03-И-01	2-161-06	
ГР (Group oepration)	Inverted signal of group operation	02-03-И-04	4-306-06	
∂П1(Punched tape)	Signal of reference to the punched tape (31)	02-05-ЗУ-10	2-205-08	
ЛП1(Punched tape)	Inverted signal ∂П1	- " -	2-206-08	
∂М2(Mag tape)	Signal of reference to the magnetic tape for reading(31)	- " -	2-210-08	
∂М2(Mag tape)	Inverted signal ∂М2	- " -	2-211-08	
∂М3(Mag tape)	Signal of reference to the magnetic tape	- " -	2-215-08	
∂М3(Mag tape)	Inverted signal ∂М3	- " -	2-216-08	
ПЧ (Printing)	Signal of the result printing operation (32)	02-03-ИС32-12	4-259-02	
ИН	Signal of the operation of line skipping at printing(34)	- " -	4-259-06	
ОС (Stop)	Signal of the operation "Stop of the computer" (37)	02-03-И-04	4-306-06	
Д∂1(Division)	signal of the 1st cycle of division-operation	02-02-4И-01	2-235-08	
Д∂2(Division)	Signal of the 2nd cycle of division operation	- " -	2-240-08	
Д∂3(Division)	Signal of the 3rd cycle of division operation	- " -	2-245-08	
Д∂4(Division)	Signal of the 4th cycle of division operation	- " -	2-250-08	
НР1(Normal)	Signal of the 1st cycle of normalization operation	02-02-2И-02	2-236-08	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

(1)	(2)	(3)	(4)	(5)
	Signal of the adding operation (01)	02-07-MC02-12	4-239-1	
	Singal of the adding operation (02)	- " -	4-239-2	
	Signal of the work subtraction operation (03)	- " -	4-239-3	
	Signal of the operation of work middle subtraction (04)	02-07-MC02-12	4-239-4	
	Signal of multiplication operation (05)	02-05-MC02-12	4-239-5	
	Signal of multiplication operation (06)	- " -	4-239-6	
	Signal of division operation (07)	- " -	4-244-1	
	Inverted Signal $\overline{47.1}$	- " -	2-244-12	
	Signal of the sign foundation operation (10)	- " -	2-244-2	
	Signal of shift operation (11)	- " -	2-244-3	
(Shaping)	Signal of the operation of division of parts (12)	- " -	2-244-4	
(Comparison)	Signal of shaping operation (13)	- " -	2-244-5	
(Normalization)	Signal of the comparison operation (14)	- " -	2-244-6	
(Normalization)	Signal of the normalization operation (15)	- " -	2-239-01	
(Transmission to Drum)	Inverted Signal ПР	- " -	2-239-02	
(Transmission to Register)	Signal of the operation of transmission to magn. drum store (16)	- " -	2-239-03	
(Transmission to adder)	Signal of the transmission to the register (17)	- " -	4-239-04	
	Signal of operation of transmission to the adder (20)	- " -	4-239-05	
	Signal of the conditional control transfer operation (21)	- " -	4-239-06	
	Signal of the unconditional control transfer operation	- " -	4-239-07	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 6.1 (Contd.)

(1)	(2)	(3)	(4)	(5)
СЛ 1 (Add 1)	Signal of the adding operation (01)	02-03-МС32-12	4-239-1	
СЛ 2 (Add 2)	Singal of the adding operation (02)	- " -	4-239-2	
ВЧ 1 (Subtract 1)	Signal of the work subtraction operation (03)	- " -	4-239-3	
ВЧ 2 (Subtract 2)	Signal of the operation of work module subtraction (04)	02-03-МС32-12	4-239-4	
УМ 1 (Multiply 1)	Signal of multiplication operation (05)	02-03-МС32-12	4-239-5	
УМ 2 (Multiply 2)	Signal of multiplication operation (06)	- " -	4-239-6	
ДЛ (Division)	Signal of division operation (07)	- " -	4-244-1	
ДЛ (Division)	Inverted Signal ДЛ	- " -	2-233-12	
Ф 3 (Shaping)	Signal of the sign founation operation (10)	- " -	2-244-2	
СД (Shift)	Signal of shift operation (11)	- " -	2-244-3	
ВД	Signal of the operation of division of parts (12)	- " -	2-244-4	
ФР (Shaping)	Signal of shaping operation (13)	- " -	2-244-5	
СР (Comparison)	Signal of the comparison operation (14)	- " -	2-244-6	
НР (Normalization)	Signal of the normalization operation (15)	- " -	2-249-01	
НР (Normalization)	Inverted Signal НР	- " -	2-233-06	
ПБ (Transmission to Drum)	Signal of the operation of transmission to mag. drum store (16)	- " -	2-249-02	
ПР (Transmission to Register)	Signal of the transmission to the register (17)	- " -	4-249-03	
ПС (Transmission to adder)	Signal of operation of transmission to the adder (20)	- " -	4-249-04	
Е1	Signal of the conditional control transfer operation (21)	- " -	4-249-05	
	Signal of the unconditional control transfer operation	- " -	4-249-06	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Table 6.1

marking of signals	name of the signals	address in the functional diagram	address in the wiring diagram	remarks
(1)	(2)	(3)	(4)	(5)
C2048	Series of 2048 pulses from the magnetic drum	03-01-3Y-07	5-308-08	Are read from the synchronizing tracks of the magnetic drum store.
C 53	Series of 53 pulses from the magnetic drum	03-01-3Y-07	5-307-08	
C 4	Series of 4 pulses from the magnetic drum	03-01-3Y-07	5-237-08	
C 120	Series of pulses, with a duration of 120 MS (53 pulses in a cycle)	02-15-3Y-03	5-255-08	Are generated in the control device by C53 series.
C 100	Series of pulses, with a duration of 100 MS (53 pulses in a cycle)	02-15-3Y-03	5-260-08	
C 50	Series of pulses, with a duration of 50 MS (53 pulses in a cycle)	02-15-3Y-03	5-265-08	
И 1	Pulse, selected from the C120 series, corresponding to the 1st notch of the magnetic drum C-53	02-15-5Y-01	5-245-08	Are generated in the control device by C120 & C4 series.
И 2	Pulse, selected from C120 series, corresponding to the 2nd notch of the magnetic drum C-53	02-15-5Y-01	5-250-08	
И 3	Pulse, selected from the C120 series, corresponding to the 51st notch of the magnetic drum C-53	02-15-5Y-01	5-225-08	Are generated in the control device by C120 & C4 series.
И 4	Pulse, selected from the C120 series, corresponding to the 52nd notch of the magnetic drum C-53	02-15-5Y-01	5-230-08	
И 5	Pulse, selected from the C120 series, corresponding to the 53rd notch of the magnetic drum C-53	02-15-5Y-01	5-225-08	
И 6	Pulse selected by trailing edge of the pulse И - 5	02-15-5Y-01	5-240-08	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Party Life
Correspon
p 2. 1200
agricultur
ahead of s
least 3,050
of cotton p
to produce
have also b
and vegetab
A regula
Central Co
these pledg
question—S
Communist
pointed out
and well as
activeness
more than h
square-clus
Valentin T
operators, s
chinery. He
lems connec
growing. ...
The partic
are serious
agriculture.
Kalpak Auton
plans for sow
crop. The so
ton. and of m
have been del
crops is deve
wild grasses
plans are not
products for t
The trouble
changed their
since the Dece
mittee and the
and bombast i
experience of
husbandry. Th
speech of A. T
Party Committ
report on how
much livestock
stance of new a
changed had ta

THE CURREN
OF THE SOV
September

Marginal Notes
Izvestia, Aug.
of the old folk
and a true one,
places of Stavr
The worker
returned he beg
four, five boxes
on the second:
"Did they giv
asked him.
"Yes. I went
wife will get at
daughter-in-law
The Babenko
boxes of matche
gorsk, Kislovods
crates of matche
A young fellow
change from a ru
"I don't smoke
"It's time you
anyway."
What can he do
out protesting.
Bus and streetc
which are also us
"I don't need en
a passenger prote
"Write to your
Officials of the t
Semechenko, direc
they immediately t
"This is not the
age of change for fi
The board of the
ritory office in mis
are inconvenienced

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

T... CU...
O... THE ...
...ne 2...

Party Life
Correspon...
p. 2, 1200...
agricultur...
ahead of s...
least 3,050...
of cotton p...
to produce ...
have also t...
and vegetab...

A regular ...
Central Co...
these pledg...
question—S...
Communist ...
pointed out ...
and well as ...
activeness o...
more than h...
square-clus...

Valentin T...
operators, s...
chinery. He ...
lems connec...
growing. ...

The partic...
are serious ...
agriculture. ...
Kalpak Auton...
plans for sow...
crop. The so...
ton, and of m...
have been del...
crops is deve...
wild grasses ...
plans are not ...
products for ...

The trouble ...
changed their ...
since the Dece...
mittee and the ...
and bombast in...
experience of ...
husbandry. Th...
speech of A. T...
Party Committ...
report on how ...
much livestock ...
stance of new a...
changes had tak...

THE CURREN...
OF THE SOW...
September ...

Marginal Note...
Izvestia, Aug. ...
of the old folk ...
was a true one ...
places of Slavr...

An worker ...
returned he be...
four, five boxes...
on the second ...

"Did they give ...
asked him.

Yes, I went ...
wife will get at ...
daughter-in-law ...

The Baltenko ...
boxes of matches ...
gorsk, Kislovods...
crates of matche...

A young fellow ...
change from a ru...

"I don't smoke ...

"It's time you ...
anyway."

What can he do ...
out protesting.

Bus and streetc...
which are also us...

"I don't need en...
a passenger prote...

"Write to your ...

Officials of the ...
Semechenko, direc...
they immediately ...

"This is not the ...
age of change for fiv...

The board of the ...
ritory office in mta...
are inconvenienced ...



89

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

On the left back panel	-	from 400 and onwards.
On the right back panel	-	from 500 and onwards.
On the right hand side panel and on the panel for sockets	-	from 600 and onwards.
Rectifiers and filament transformer	-	from 700 and onwards.
On the power supply board	-	from 800 and onwards according to the number of elements.

6.3 The system of marking of the main signals.

For marking the main signals the computer has a system, in which the abbreviated designation of a signal consists of two parts : the letter-part and the numerical part. The letter-part corresponds, as a rule, to the first letter of the name of the signal or the device, in which this signal is generated, and the numerical part corresponds to some characteristic (duration or the number of pulses) or to the ordinal number of the signal.

The complete list of the main signals is given in the table 6.1 with indication of addresses in the functional and wiring diagrams.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The elements and other component parts of the perforators (output 12 and 6, input 15) have the following numbering (See figs. 6.6, 6.7).

The elements in the punching mechanism	-	from 100 and onwards.
On the right back panel	-	from 500 and onwards.
On the right side panel	-	from 600 and onwards.
Rectifiers and filament transformer	-	from 700 and onwards.
On the control panel	-	from 800 and onwards.
On the panel for socket	-	from 900 and onwards.

according to the number of elements.

The elements and other component parts of the keyboard device have the following numbering (see figs. 6.8, 6.9).

The elements in the unit of the keyboard	-	from 001 and onwards.
On the panel for sockets in the upper left half	-	from 100 and onwards.
On the panel the upper right half	-	from 200 and onwards.
On the panel for sockets in lower right half of the table desk	-	from 300 and onwards.
On the right back panel	-	from 500 and onwards.
On the right side panel	-	from 600 and onwards.
Rectifiers	-	from 700 and onwards.
In the power supply board	-	from 800 and onwards.
In the unit of the typewriter	-	from 900 and onwards.

according to the number of elements.

The elements and other component parts of the control reading device (14) have the following numbering (see figs. 6.10, 6, 11).

The elements, in the transmitter unit	-	from 100 and onwards.
in the control board & signalling board	-	from 200 and onwards.
On the left side panel and on the panel for sockets	-	from 300 and onwards.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Elements of the punched tape store (09) have the following numbering :

Hinged panels - from 101 to 150

Panel of tape drive machanism - from 201 to 260

Lower part of the table (transformers) - from 301 to 302

Elements and other component parts of the power supply panel (10) have the following numbering :

Sockets - from 101 to 104

Relays - from 201 to 259

Plates with resistances - from 301 to 307

Condensers - from 401 to 415

Elements of the group of fuses - from 501 to 513

Vitrious resistances - from 601 to 657

Paper condensers - from 701 to 706

Elements of signal tubes - from 801 to 822

Elements of the servomotor systems from 901 to 937

Elements and other component parts of the printing device (11) have the following numbering (See fig. 6.4, 6.5) :

Elements in the unit of the printing mechanism: from 100 and onwards.

On the left side of the panel and on the panel for sockets - from 300 and onwards.

On the left back panel - from 400 and onwards.

On the right back panel - from 500 and onwards.

On the right side panel and on the panel for sockets - from 600 and onwards.

Rectifiers and filament transformer - from 700 and onwards.

Right hand control panel - from 800 and onwards.

Left hand control panel - from 900 and onwards.

according to the number of elements.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Elements, in the marginal checking panel (06) have the following numbers :

Switches	-	from 101 to 115
Sockets	-	from 151 to 154
Relays	-	from 201 to 220
Voltmeter and the elements connected with it	-	from 250 to 260
Strips with resistances	-	from 301 to 305
Potentiometers	-	from 401 to 418
Keys	-	from 501 to 534
Tumbler switches	-	from 601 to 640
Elements of the Standard stabilizer	-	from 701 to 710
Condensers	-	from 801 to 850
Vitrious resistances (used as dividers) in the circuits of stabilizers.	-	from 901 to 925

Elements of the magnetic tape store (07) have the following numbers :

Elements, in Hinged panel	-	from 101 to 150
The panel of the tape drive mechanism	-	from 202 to 260
The lower part of the table (transformers)	-	from 301 to 303

Elements of the control board (08) have the following numbering :

Elements, in the Control panel	-	from 101 to 252
Signalling panel	-	from 400 to 594
Terminal block panel	-	from 701 to 745
Socket panel	-	from 801 to 827

The rectifiers, situated in the lower part of the control panel, have numbers from 601 to 612.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

15- Output perforator.

In fig. 6.1. Location of the wiring parts of the rack with their respective panel numbers are shown in small circles.

Each of the five racks 01,02,03,04, 05 are conventionally divided into sections. See figs. 6.2 and 6.3

In the upper part of the rack numbering of the elements is done in three-digits, beginning from 0 . The plug terminals in the joints of connecting wires between the racks have numbers from 001 to 012 and from 041 to 052.

The connecting wires have numbers from 021 to 032.

The sockets of the packages and the plug terminals on each rack are divided structurally into four rows (panels).

The packages and the tagboards have numbers :

From 100 to 173 inclusive the first upper row

From 200 to 273 inclusive the second row

From 300 to 373 in the third row

From 400 to 473 in the fourth row

The juntion terminals situated under the lower rows of the packages, in the rack, have numbers from 501 to 514.

In the lower section of the rack the elements have numbers from 600 and onwards according to the number of elements in the section.

In the lower sections 2,3 and 4 of the rack, the rectifiers have numbers from 601 to 609; the filament transformers-610 and 611.

In the lower section of the first rack, the electromechanical stabilizer elements have numbers from 600 to 609 and from 612 to 620. Filament transformers - numbers 610 and 611. The panel for sockets is situated in the lower section on the left hand side of the first rack. The elements of this panel have numbers 701-716.

In the lower section of the fifth rack, magnetic drum elements have the numbers 600-615.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

15 Output perforator.

63



Рис. 6.3.
Fig. 6.3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

15 Output perforator.



63

Main groups of wires.

Группы проводов магистралей

Terminal blocks — Ячейки Packages — Terminal blocks



Lower Compartment.

Нижний отсек

(600 - 699)

Racks and their sections.

Рис. 6.3.

Fig. 6.3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

the circuits in the process of installation, adjustment and operation.

The elements and other component parts of the wiring circuits are :

1) Typical and nontypical packages.

2) Sockets and tagboards.

3) Tumblers, switches, buttons and keys.

4) Relays, contacts, electromagnets and electromotors.

5) Measuring instruments and data units.

6) Resistances, condensers, inductances etc.

The adopted system of addresses indicates only the location of the elements and component parts in the computer.

In the circuit wiring diagrams of the computer, address of an element consists of three parts : the first part contains the number of one of the fifteen wiring parts into which the machine is divided; the second part is a three digit number, corresponding to the number of the element; the third part is the number of the pin contact or the terminal (from 0 to 99).

The address 2-105-09 for instance, denotes that : the ninth contact pin of the fifth package, placed on the first panel of the second rack. When connections made with one wiring part (Pin) numbering can be omitted so that the address is not complicated with unnecessary figures.

WIRING PARTS OF THE COMPUTER :

01- Rack No.1

02- Rack No.2

03- Rack No.3

04- Rack No.4

05- Rack No.5

06- Panel for marginal control.

07- Table of the magnetic tape store.

08- Control desk with signalling panel.

09- Table of the punched tape store

10- Power supply panel

11- Printing device

12- Input perforator

13- Keyboard device

14- Control-reading device

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Units of the Punched tape store - 05

05-01 Reading.

05-02 Synchronization.

05-03 Searching for zone number.

05-04 Tape drive mechanism.

6.2 Circuit Design and the wiring diagrams.

The circuit wiring diagrams of the installation explain the main operations. They not only show the connections between devices, but also indicate their locations in the computer.

All the elements with their symbols are shown in the diagrams, and their location in computer is also indicated, in accordance with the system already described.

Typical packages are represented in the circuit wiring diagram conventionally by squares and rectangles.

All the remaining circuit elements, which are not placed in the packages, but fixed in the external circuit wiring of the packages are represented by their usual symbols, adopted in the circuit diagrams.

Non-typical packages which are simple in their structure, are also conventionally represented by squares and rectangles. So that their representation does not make it too difficult to understand the operation of the circuit, these packages are shown in an explicit way.

The inputs and outputs of the typical and non-typical packages, represented conventionally, are numbered as per the the numbering of the socket terminals in the external wiring of these packages. The circuit diagrams of these typical and non-typical packages are given in a special album.

A typical package is represented by a square, the length of which side is 1.5 cm. The name of the package and the address denote its location in the computer are indicated in the square.

The address of the package which denotes its location in the computer, or the address of the terminal is conventionally called the topographical address.

In the circuit wiring diagrams of the computer "Ural" a unified system of addresses is adopted to all elements and component parts in order to facilitate easy location of the individual elements and component parts of

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

60

Units of the Control device -02

02-01 Printing

02-02 Division and monmalization ("АЛ" and "Нр").

02-03 Instruction decoder.

02-04 Operation E_3 (Control transfer).

02-05 Group operation.

02-06 Word transfer.

02-07 Operation N_3 (change of instructions).

02-08 Initial start.

02-09 Instructions counter.

02-10 Start and stop.

02-11 Blocking of reading of instructions

02-12 Transfer of instructions.

02-13 Instructions register.

02-14 Loop operation

02-15 Control pulses.

02-16 Control transfer by Φ.

Units of the Magnetic drum store -03

03-01 Reproduction.

03-02 Recording.

03-03 Generation of instruction address.

03-04 Group operations.

03-05 Generation of word - address.

03-06 Checking register.

03-07 Magnetic heads.

03-08 Magnetic drum.

Units of the Magnetic tape store -04

04-01 Synchronization.

04-02 Recording.

04-03 Reproduction.

04-04 Tape drive mechanism.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Lines, showing connections between the units or other devices, are indicated in full. But this may lead to superfluous extra cross crossings of lines and thus obscuring the clarity of the sketch. That is why some of them are shown torn and substituted by the dotted lines.

The shapes of the transfer pulses and their duration are shown (if required) in the diagram. The shapes of pulses are shown graphically at relevant places over the lines of functional diagrams.

The numbering of the main devices and units, adopted in the computer "Ural" is given below :

Units of the Arithmetic device - 01

01-01	Generation of signals ω and Φ
01-02	Comparison, selection, and shaping.
01-03	Output register.
01-04	Rounding off.
01-05	Division
01-06	Clearance and shift of adder and quotient register.
01-07	Clearance and shift of register.
01-08	Control of writing.
01-09	Adder of sign and adder of overflow.
01-10	Adder and register.
01-11	Extra digits of the adder and register.
01-12	End around carry.
01-13	Trigger of sign.
01-14	Input shifter.
01-15	Clearance and shifting of input shifter.
01-16	Control of recording in the register of the arith. device.
01-17	Generation of shift pulses,
❀ 01-18	Collection of signs of operations.

❀ Note : This unit is not in the machine installed in ISI.(Tech.Ed. K.S.Rao)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Chapter VI

Circuit design and designation of the main signals.

6.1 Design of functional diagrams.

Functional diagrams are used for simplified representation of the general principles and the sequence of execution of operations by individual devices, units and elements.

Individual elements or their groups, executing common functions are represented in the functional diagram in conformity with the respective symbols, examined in the previous paragraph. In the multi-digit elements the least significant digits are arranged from the right, the most significant ones on the left.

The elements which belong to one unit are grouped and shown in the functional diagram in such a way that we could locate its unit and its general conventional contour. The contour is marked by dotted lines.

Within a device, the units have direct numbering from 09 to 99. The No. of the unit is in the lower right hand corner of the unit. The order of numbering of the units in the diagram is from left to right, and from top to bottom.

The elements within a unit have the direct numbering from 01 to 99. The No of the element and its symbol are marked in the lower right hand corner. The order of numbering of the elements inside the unit, is from left to right and from top to bottom.

While describing functional diagrams on address system is introduced so that definition of individual elements in the circuits of the computer becomes simple. Every address consists of four parts: the first part contains the number of the device; the second part the number of the unit, the third the symbol of the element and the fourth the topographical number of the element inside the unit.

The address 01-03-2СП3 -13 for instance, is read thus: the circuit of two coincidence gates with three inputs, which has a number 13 and which is situated in the unit of output register of the arithmetic device.

In the diagram the functional connection between the represented elements or the groups of elements is shown by continuous lines. The arrows on the lines of connection show the direction of the passage of signals.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Cx-104 - type packages

The package circuits of this type are the decoder circuits with four outputs and are used in the computer for decoding from the binary system into the decimal. The logical circuit is given and discussed in Ch IV. The package Cx-104 has two variants.

24. Package Cx-104-1. The circuit diagram of the first variant of Cx-104 is given in fig. 5.41. The circuit is constructed on the resistance having the value of 300 KΩ. and with germanium point contact diodes. Cx-104-1 is used in such a circuit which admits light loads-and during further amplification of output pulses of the packages with capacitive inputs.

25. Package Cx-104-2. The second variant of Cx-104 differs from the first only in the values of the resistances R_1 - R_4, which are in this variant equal to 120 KΩ. and is used in such a circuit admits heavy loads, and when output signals in the packages with resistence inputs are further amplified.

26. Package Cx-105 The circuit diagram of the package 105 is shown in fig. 5.42. In Cx-105 there are four independent pulse delay circuits. Cx-105 is used in the adder circuits of the computer for delaying the carry pulses, between digits.

The delay circuits are constructed on the inductance-capacity delay lines with distributed constants. The time delay is 3.75 microseconds. Wave impendence is 14 KΩ. The delay line shielded with screens are connected together and brought to terminal 11 (earth). Between the outputs (terminals 12,1, and 6) and the terminal 11 there are the output dumping resistances R_1, R_2, R_3, R_4, of 15KΩ each for decreasing the amplitude of the pulses, reflected from the output of the delay line. Input pulses are sent to the terminals 10,3,9,4 through the dividing capacitances C_1, C_2, C_3 and C_4 and then to the input of the delay lines. Three delay lines have, beside the capacitive inputs, ~~directs~~, direct inputs from terminals 5, 2 and 8.

27. Package Cx-106 The circuit diagram of the package Cx-106 is whown in fig. 5.43. Three independent 'OR' circuits with three inputs and with germanium diodes are used in the circuit.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.41.
Basic Circuit Diagram of the Package GX-104-1.

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	D1 to D8	Diodes D4 group-3A1	8	Gost 6562 - 53
2	R1 to R4	Resistances BC-0,5-1 0,3-II-A	4	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.42.

Basic Circuit Diagram of the Package CX 105

S. No.	Mark	Name of the element	Quantity in pieces	Type used
1	Δ31 to Δ34	Delay Line Δ3	4	4569020
2	R1 to R4	Resistances BC-0,5-1-15000-II-A	4	Cost 6562 - 53
3	C1 to C4	Condensers	4	Cost 6118 - 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.43.

Basic Circuit Diagram of the Package CX-106.

S. No.	Mark	Name of the element	Quantity in pieces	Type used
1	D1 to D18	Diodes D4-Group 443	18	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

and

logi

in

and

li

57

Circuit diagram of the Package CX-106.



Главный конструктор машины «Урал»
(Ремеев) 1/VIII-57г. /Ремеев Б.И./

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
/Кисляков/.
10/X-57г.

(Мухин) 7/VIII-57г.

1	Д1–Д9	Диоды Д4–443 гр.									18		
№ п/п	Обозначение	Наименование									Кол.	ГОСТ, ОСТ, ТУ, МРТУ	Примеч.
Регистр. №													
Утвердил													
			Лит.	Масса	Масштаб	Разд.	Дата	Лит.	Масса	Масштаб	Разд.	Дата	
Разраб.	Дмитрин	Дмитрин		0,4 кг									
Пров.	Дмитрин	Дмитрин		0,4 кг									
Нач. отд.	Алексеев	Алексеев											
Нач. КБ													
Н. контр.	Баранов	Баранов		0,4 кг									
Утвердил													

Ячейка Сх 106
Схема принципиальная электрическая

Ф 4100036 Сх Э
Литера | Лист 1 | Листов 1
Р

Рис. 5.43
Fig. 5.43.

56

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

57

Circuit diagram of the Package CX-105.



Главный конструктор машины „Урал"
(Ратеев) /Ратеев Б.И./

Поз.	Обозначение	Наименование	Кол.	Материал	Примечание
5	C1÷Cv	Конденсатор КБГИ-200-1000-П	4	ЕТО.462.022 ТУ	
2	R1÷Rv	Сопротивление ВС-0,5-1-1500-ЖВ	4	ОЖО.467.093 ТУ	
1	Л3₁÷Л3ᵥ	Линия задержки Л3	4	4559220 ТУ	

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
/Кисляков/
12/X-57г.

(Мурин) 7/VII-58г.

Разраб.	Данилин	Данилин	0,5 сс	Ячейка Сх-105 Схема принципиальная электрическая			Ф4100042 Сх.Э.		
Пров.	Данилин	Данилин	0,5 сс						
Нач. отд.	Данилин	Данилин							
Нач. СКБ							Лит.	Лист	Листов 1
Н. контр.	Гарнов	Гарнов	0,5 сс				А		
Утв.									

Рис. 5.42
Fig. 5-42.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Cx-104 - type packages

The package circuits of this type are the decoder circuit[s] — outputs and are used in the computer for decoding from the binary sys[tem] [to] decimal. The logical circuit is given and discussed in Ch IV. The package [Cx-104] [con]sists.

24. Package Cx-104-1. The circuit diagram of the first [package] is given in fig. 5.41. The circuit is constructed with [resistances] 300 KΩ, and with germanium point contact diodes. Cx-104-1 is us[ed] [when] admits during further amplification of output [signals] with



Fig. 5.43. Three independent 'OR' circuits with [common] are used in the circuit.

120 KΩ. [The] packages

fig. 5.42. adder

nes with 14 EΩ. nal [is] ce the ude of to the hen to the

-104-1.

ity	Type
ecas	used
	Cost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

57

57

Circuit diagram of the Package CX-104-1.



Главный конструктор машины „Урал"
(Рагеев) 6/IX-57г. I.Рагеев Б.И.)

Снят с подлинника
верно: конструктор КБ-2 СКБ.
письмо 19/IX-57г. Кисляков

(Мухин)

2	R-104	Сопротивление ВС-0,5-1кΩ3-ПА	4	ГОСТ 6513-53	
1	А1:А8	Диод Д2а.341	8		
Поз.	Обозначение	Наименование	Кол.	Год, сост. Ед. изм.	Примечание
Регистр №8					
Хар-ка обл.					
Разраб. Лимарев, Проверил Ж.К.Б.		Ячейка СЛ104-1 Схема принципиальная электрическая		Ф'4100034-Сх.Э.	
Нач.Б.Б. Антонов, Нач.Б.				Литер	Лист / Листов
Н.контр. Сорокин, Утв.пр.				А	

Рис. 5.41
Fig. 5.41.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

21. Package Cx-102 The circuit diagram of the package Cx - 102 is shown in fig. 5.37. The circuit has a system of three gates with a common output for collecting the output signals. The logical circuit of the package is shown in fig. 5.38. The circuit is constructed with germanium point contact diodes. To minimise the influence of backward resistance of the 'OR' gate diodes at the high level of the pulse, pairs of diodes are connected in series at each of its inputs in the 'OR' gate circuit. Gating at the output is done through the germanium diodes D_{13}, D_{14}, D_{15}, which are connected in series to decrease the amplitude of spurious pulses, that may appear at the output even when pulses are absent from the gates, due to the division of voltage by the backward resistances of the diodes D_{13}, D_{14}, D_{15}, and the backward resistances of diodes D_7, D_8, D_9, D_{10}, D_{11}, D_{12}, joined in parallel. Anode voltage is fed through terminal 1. Besides, the package includes an independant circuit, employing inductance-capacitance delay line with distributed constants, having a delay time of 3.75 micro-seconds and a wave impendence of 14 KΩ. for delaying the Pulses. Input pulses come to terminal 10, pass through the dividing capacitance C_1 and are taken from terminal 12 after being delayed. Between the output of the delay line and terminal 11(earth) there is a 15KΩ output damping resistance. The circut of this package is used chiefly in the adder circuits of the computer for supplying through wavy inputs and for carry between digits with carry pulse delay.

Cx-103 - type packages.

Package circuits of this type are used in various circuits of the computer. Since its ~~elementary~~ basic circuits can be adapted universally, various logical circuits can be constructed on its basis. Two of the most common variants, of construction of logical circuits of the package Cx-103 are shown in figs. 5.39a and 5.39δ.

The package Cx-103 has two variants.

22. The package Cx-103-1 The circuit diagram of the first variant Cx-103-1 is shown in fig. 5.40. Three independent circuits with three inputs and one output ~~and one output~~ are mounted in the package Cx-103-1.

The diodes, connected in series, are used for increasing the backward resistance (which in some circuits appears to be desirable). The resistances in Cx-103-1 have the value of 300 KΩ. Cx-103-1 is used in such a circuit which allows light loads.

23. The package Cx-103-2 The circuit of the second variant differs from that of the first only in the value of the resistances R_1, R_2, R_3, which are equal to 120 KΩ. Cx-103-2 is used in such a circuit which admits a load of 120 KΩ.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

21. Package Cx-102 The circuit diagram of the package Cx - 102 is shown in

0.

Package CX 103-1.

Quantity in pieces	Type used
9	
-0,3-II-	Gost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

21. Package Cx-102 The circuit diagram of the package Cx - 102 is shown in

0.

Package CX 103-1.

Quantity in pieces	Type used
9	
-0,3-II-	Cost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

21. Package Cx-102 The circuit diagram of the package Cx - 102 is shown in

0.

Package CX 103-1.

Quantity in pieces	Type used
9	
-0,3-II-	Cost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

58

21. Package Cx-102

The circuit diagram of the package Cx - 102 is shown in

0.

Package CX 101-1.

Quantity in pieces	Type used
9	
-0,3-II-	Cost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.40.

Basic Circuit Diagram of the Package CI 103-1.

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	D1 to D9	Diodes D-4-Group 431	9	
2	R1 to R3	Resistances BC-0,5-1-0,3-II-A		Cost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5. 37.

Basic Circuit Diagram of the Package GK-102.

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	T1 to R3	Resistances BC-0,5-1-0,22-II	1	Cost 6562 - 53
2	R4	Resistance BC-0,5-1-15000-II-	1	" 6562 - 53
3	C1	Condenser К БГ -U-200-1000-II	1	" 6118 - 51
4	D1 to D15	Diodes D4-431	15	
5	Л3	Delay line Л3	1	



Рис.
Fig.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

56

Circuit diagram of the Package CX-103-1.



Главный конструктор машины „Урал"
(Ранеев) 1/VII-57г. /Ранеев Б.И./

2	$R_1 - R_3$	Сопротивление ВС-0,5-1-03-ЖВ				3	6562-53			
1	$Д_1 \div Д_9$	Диод Д-4 гр. 431				9				
№ п/п	Обозначение	Наименование				Кол.	ГОСТ, ОСТ, ТУ и№ чертеж.	Примечание		
Регистр №										
Утвердил:										
						Лит.	Масса	Масштаб		
Разраб.	Данилов									
Проверил	Ранеев					Ящейка 1к 103-1 Схема принципиальная электрическая		ф 4100035 Сх3		
Т.контр.	Ватолин							Литера	Лист 1	Листов 1
Нач. КБ								А		
Ст.контр. отдел	Баженов									

Снят с подлинника
Верно: конструктор КБ-2 СКВ.
Данилов 10/8-57г. /Кисляков/

(Мулин)

Рис. 5.40
Fig. 5.40

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

56

(b) Another variant of Logical Circuit of the Package CX-103.



Рис. 5.39
Fig. 5.39.

(a) Logical Circuit of the Package CX-103.

Cx-103-2 is used

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

(b) Another variant of Logical Circuit of the Package CX-103.



а) б) в)

Рис. 5.39
Fig. 5.39.

(a) Logical Circuit of the Package CX-103.

CX-103-2 is used in such a circuit with some

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

56

Logical circuit of the Package CX-102.



Puc. 5.38

Fig. 5.38.

5. 37.

the Package CX-102.

rt	Quantity in pieces	Type used
-1-0,22-II	1	
1-15000-II-	1	Cost 6562 - 53 "
00-1000-II	1	6562 - 53 "
		6118 - 51
	15	
	1	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

56

Circuit diagram of the Package CX-102.



Снят с пёлинника
Верна: конструктор КБ-2 СКБ.
Кислякова 19/Е-57г. / Кислякова /

Главный конструктор машины „Урал"
(Рамеев) / Рамеев Б.И. /

(Мухин) 7/VII-57г.

№ поз.	Обознач.	Наименование	Кол.	Примечание
5	Л3	Линия задержки Л3	1	
4	Д1÷Д15	Диод Д4-431	15	ГОСТ 5161-53
3	C1	Конденсатор КБГИ-200-1000-П	1	ГОСТ 5162-53
2	R4	Сопротивление ВС-0,5-1-5000-Ж	1	ГОСТ 5162-53
1	R1÷R3	Сопротивление ВС-0,5-1-022-Ж	1	ГОСТ 5162-53

Регистр.№
Утвержден.

Разраб.	Ульянин		26/X	Ячейка Сх-102 Схема принципиальная электрическая
Проверил	Ульянин		25/X	
Нач.лаб.	Антонов			
Нач.СКБ.				
Н.контр.	Сурков		25/X	
Утверд.				

ФЧ100039-Сх.9.
Литер Лист Листов
Я 1

Рис. 5.37
Fig. 5.37.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

56

Circuit diagram of the Package CX-102.



Главный конструктор машины „Урал"
(Рачеев) Рачеев Б.И.

(Мерзл) 7/VII-57г.

5	Л3	Линия задержки Л3	1		
4	Д1÷Д15	Диод Д4-431	15		
3	C	Конденсатор КЕРИ-200-1000-П	1	ОЖО.464.051 ТУ	
2	R4	Сопротивление ВС-0,5-1-5100-Ж	1	ГОСТ 6382-53	
1	R1÷R3	Сопротивление ВС-0,5-1-0,22-Ж	1	ГОСТ 6382-53	
Поз.	Обозначение	Наименование	Кол.	Материал	Примечание

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
Филиппов 11/X-57г. Кисляков

Разраб.	Рачеев		СКБ	Ячейка СХ-102 Схема принципиальная электрическая	ФЧ100039 Сх-3
Пров.	Рачеев		СКБ		Литер А, Лист 1, Листов 1
Нач. СКБ	Рачеев		СКБ		
Н. контр.	Борисов		СКБ		
Утверд.					

Рис. 5.37
Fig. 5.37.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C X - 101 Type Packages.

The package circuits of this type are used in the multi-digit comparision circuits, as well as in the ~~gate~~ -'and-or' gate circuits, the ~~logic~~ principle of work ~~of which~~ is ~~similar to coincides with~~ the work of the circuit of the given package. ~~CX~~ 101 has four variants.

17. Package Cx 101-1 The circuit diagram of the first variant of the package Cx-101 is shown in fig. 5.34. The logical circuit of the package is shown in fig. 5.35 a. When a high level signal appears at the output of at least one gate then the output signal of the circuit (terminal 12) will also be of high level. The high level signal comes to the output from the resistance, therefore when low level signals are present at the outputs of the remaining gates the high level drops down due to the dividing the resistance network of the gate and due to the backward resistance of the 'or'-gated diodes.

To minimise the influence of the backward resistances of the 'or' gate diodes on the high level output pulses, cuprous-oxide diodes of higher backward resistance are used as diodes D_{13} and D_{14} . Anode voltage is usually fed through terminal 1, but in principle one of the control input pulses, common for all the gates can also be supplied to this terminal. Then the gates will be converted into a coincidence circuit, with three inputs. The first variant of CX-101 is used in such circuits where the load for the input pulses does not exceed 300 KΩ. and where the output circuits permit work by high resistance networks.

18. Package Cx-101-2 differs from the Cx-101-1 in resistences values of R_1 to R_4 which are equal to 120 KΩ. The logic behind its operation is similar to Cx-101-1. CX - 101-2 enables us to obtain better input levels for the next circuit, specially when the circuit output is loaded by the input divider networks of 2И -3 or Ф -5 . The Cx-101-2 circuit is used when and where the circuit allows an increase in load upto 120 KΩ.

19. Package Cx-101-3 In this package, besides the diodes D_{13} and D_{14} there are four more cuprous-exide diodes D_1, D_4 D_5, D_8, . The circuit is used in the circuits where separate outputs from the gates are required. Terminals 7 and 6 are used for emitting the input signal common for the two gates. The logical circuit of the Cx-101-3 when used like this, is given in fig.5.35б . The resistances of the gates in cx-101-3 have the value of 300 KΩ.

20. Package Cx-101-4 The circuit diagram is ~~given~~ given in fig. 5.36. It differs from ~~the other three~~ variants by the absence of the diodes D_{13} and D_{14} is used in the circuits where common 'OR' - gating of pulses from all the gates is not necessary, but 'OR' gating in pairs is sufficient. In order to avoid the mutual influence of output pulses at high level, the diodes D_{13} and D_{14} are removed from the separate pair of gates. The logical circuit of the package Cx-101-4 is shown in fig. 5.35 в. The resistances of the gates in Cx-101-4 have the value of 300 KΩ.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.36.

Basic Circuit Diagram of the Package CX 101-4.

S.No.	Mark	Name of the element	Quantity in pieces	Type used	Comments
1	D1 to D8	Diodes D-4-331	8		Look into the Technical requirements.
2	D9 to D12	Diodes KBM Π -2-25	4	3TY MNGC 51 - 51	
3	R1 to R4	Resistances BC-0,5-1-0,3-II-A	4	Cost 6562 - 53	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.34.
Basic Circuit Diagram of the Package CX 101-1.

S.No.	Marks	Name of the element	Quantity in pieces	Type used
1	D1 to D12	Diodes D-u-331 ГР	12	
2	D13,D14	Diodes КВ МП -2-20	2	37Y 515
3	R1 to R4	Resistances BC-0,5-1-0,3-II-A	4	Cost 6562 - 53

The package circuit
circuits, as well as in th
considered with the work of
variants.

2. Package Cx 101

Package Cx-101 is shown in

Logical
circuits where spparate ou
used for emitting the inpu
the Cx-101-3 when used lik
gates in cx-101-3 have the

20. Package Cx-
It differs from the other
is used in the circuits wh
is not necessary, but 'OR'
mutual influence of output
from the separate pair of
shown in fig. 5.35 B. The
300 K Ω.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Circuit diagram of the Package CX-101-4.



Снят с подлинника.
Верно: конструктор КБ2 СКБ [illegible] Фомичов.

Главный конструктор машины
„Урал" (Рамеев) [illegible] 57 г. Ромеев Б.И.

№ п/п	Обозначение	Наименование	кол.	ОСТ, ГОСТ или ТУ	Примечание
3	R1-R4	Сопротивление Вс-05-1-0,3-ІІА	4	ГОСТ 6242-52	
2	Д3-Д12	Диод КВМП-2-25	4	ЭТУ ПКСС Вс-51	
1	Д1-Д8	Диод Д-4-331	8		См. таблицу

Ревистр №
Утвердил:

Разраб.	Будаков		
Нач. под.	Будаков		
Нач. КБ			
Н. контр.	Борисов		
Утвердил	Ромеев		

Сх. 101-4
Схема принципиальная электрическая

Ф41002/5 Сх3.
Литера | Лист 1 | Вс. листов 1

Рис. 5.36
Fig. 5.36.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

55

55

X 101-1.

	Quantity in pieces	Type used
	12	
	2	37Y 515
II-A	4	Gost 6562 - 53



Рис. 5.35
Fig. 5.35.

Logical Circuit of the package CX-101.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Circuit diagram of the Package CX-101.



Главный конструктор машины „Урал"
(Рамеев) (Рамеев Б.И.)

Поз.	Обозначение	Наименование	Кол.	ГОСТ, ОСТ, ТУ и ИМ. ТЕХ. УСЛОВИЯ	Примеч.
3	R1–R4	Сопротивление ВС-0,5-4,3-Ж-1	4	6562-53	
2	Д9, Д11	Диод КЦМП-2-20	2	ЗТУ 515	
1	Д1÷Д8	Диод Д-4 331гр	12		

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
Ашелая 19/5-72г. (Кислякова)

(Мухин)

Разраб.	Гуменюк		24.05	Ячейка СХ101-1 Схема принципиальная электрическая.	ф.4100043 СХ3
Пров.	Гуменюк		24.05		Литера Лист 1 Листов 11
Нач. лаб.	Ипатов				А
Нач. КБ.					
Н. контр.	Воронов		25.05		
Утв. отд.					

Рис.5.34
Fig. 5.34.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

capacitive feed back C_5 ; R_4 , R_3 is connected between the anode of the left - hand half and the grid of the right -hand half. The resistance R_{10} , shunted by the capacitance C_2 is connected in series with the grid circuit of the right - hand half of the tube, and is used for eliminating the spikes on the negative edge of the output ~~kick~~ signal and can be shunted between the terminals 12 and 3. Thereby we can obtain ~~shorter~~ pulses with shorter durations than when this connection is absent. There is a resistance, coupling the anode of the right -hand half with the grid of the left -hand half, through the divider R_5 ; R_2 with the correcting capacitance C_3.

Bias voltage is applied to terminal 7, anode voltage to terminal 8, the input pulse is fed to the terminal 10, and is differentiated by the network C_1 , R_6.

Short positive pulses from the output of the network are short-circuited to the anode supply source through diode D_1. Negative pulses pass through D_2 reducing the potential at the center point of the divider R_1 , R_7; the initial potential at which the diode D_2 closes itself is thus used for limiting the amplitude of the pulse passing through D_2. In the intial state the right -hand half of the tube is open, the left hand half being closed due to the low level which comes ~~the~~ from the anode of the right hand half through the divider R_5, R_2 to the grid of the left hand half. When a negative pulse appears at the divider R_1, R_7, through the capacitance C_4 the potential of the grid of the right half falls and on its anode ~~the voltage~~ voltage begins to rise. This voltage rise makes the left hand half open, causes voltage ~~to~~ drop on the anode of the left -hand half and also causes through C_5 , R_4 , R_3 a further potential drop on the grid of the right -hand half, independantly of the input signal. The regenerative process takes the transfer circuit into another state (the left -hand half of the tube is open, the right -hand half closed.) As the capacitance C_5 is charged through the internal resistance of the left -hand half of the tube and through resistances R_4 and R_3, the low potential at the grid of the right -hand half rises and, when it reaches the value at which the right -hand half of the tube begins to ~~i~~ open, the regenerative process brings back the transfer circuit into its inital state. The duration of the circuit in the opposite state to that of the initial state depends on the time constant of the network C_5, R_4 , R_3. When we have constant values for C_5 and R_4 this duration can be regulated by changing the potentiometer R_3. When the circuit functions either with a negative pulse ~~is~~ sent from terminal 2, or a positive pulse from terminal 5. When terminals 12 and 3 are shunted the duration of the output pulses can be regulated within the range of 30 and 130 microseconds approximately. For obtaining pulses of longer duration (upto some milliseconds), terminal 8 is connected to the power supply through an additional resistance, in the external wiring.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

works with positive input pulses.

In the initial state (low level of +60 V. on the terminal 2) the left hand half of the tube is closed and on its anode there is a high voltage level; the right hand half of the tube is open through the divider R_1, R_3. At this stage a voltage U_1 is set up on the cathode resistance.

When a pulse emerges slowly rising to a high level appears at terminal 2, the voltage at output of the divider R_7, R_2 rises also and when it reaches the voltage between the grid and the cathode of the left hand half of the tube, it will equal the cut off voltage of the tube, the left hand half will begin to open. As a result the voltage at the anode of the left hand half begins to fall, the right hand half closes through the divider R_1 , and R_3 , thereby the voltage on the cathode resistance begins to fall (when the right hand half is closed voltage U_2 is setup on the resistance R_4; since R_5 is greater than R_6 this voltage will be less than U_1). The voltage drop on R_4 will open the left hand half which closes the right hand half ~~still more~~ lowers voltage more on R_4 and so on. Then regenerative process takes place resulting in the change over of the circuit into the state, at which the left hand half of the tube is open and the right hand half is closed. The circuit will remain in this state as long as high voltage is maintained on terminal 2. When the input voltage falls (the trailing edge of the input pulse) to the level at which the voltage U_{CK} (voltage between the grid and the cathode) of the left hand half begins to become negative (< 0) , the left hand half begins to close, making the right half open through the divider R_1 , R_3 and causing a voltage rise on the cathode resistance R_4 . Then the regenerative action takes place and a change over of the circuit to the initial state occurs. During these operations pulses appear at the outputs of the circuit, negative on terminal 3, positive on terminal 4. 16. Package 08 (single flip-flop oscillator). The circuit diagram of the single flip flop oscillator package is given in fig. 5.33 08 and is intended for generation of square pulses of adjustable duration when negative voltage drops are applied at its input.

In the computer, this package is used in the control device, ~~production~~/ generation of control pulses both in punched tape and magnetic tape storages and for generation of synchronizing pulses.

The cathodes of the two halves of the tube are connected to terminal 11 (earth). The equal anode resistances R_8 and R_9 with the compensating inductances L_1 and L_2 are connected to terminal 1 (anode voltage). The

- OD.

Quantity in pieces	Type used
2	ФО 4562006
2	
II 2	Gost 6562 - 53
I 2	" 6562 - 53
I 1	" 6562 - 53
I 1	" 6562 - 53
I 2	" 6562 - 53
1	" 5574 - 50
2	" 7159 - 54
3	7159 - 54
1	TY 5038-a
1	Gost 6562 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

works with positive input pulses.

In the initial state (low level of +60 V. on the terminal 2) the left hand half of the tube is closed and on its anode there is a high voltage level; the right hand half of the tube is open through the divider R_1, R_3. At this stage a voltage U_1 is set up on the cathode resistance.

When a pulse emerges slowly rising to a high level appears at terminal 2, the voltage at output of the divider R_7, R_2 rises also and when reaches the voltage between the grid and the cathode of the left hand half of the tube, will equal the cut off voltage of the tube, the left hand half will begin to open. As a result the voltage at the anode of the left hand half begins to fall, the right hand half closes through the divider R_1 , and R_3 , thereby the voltage on the cathode resistance begins to fall (when the right hand half is closed voltage U_2 is setup on the resistance R_4; since R_5 is greater than R_6 this voltage will be less than U_1). The voltage drop on R_4 will open the left hand half which closes the right hand half still more lowers voltage on R_4 and so on. Then regenerative process takes place resulting in the change over of the circuit into the state, at which the left hand half of the tube is open and the right hand half is closed. The circuit will remain in this state as long as high voltage is maintained on terminal 2. When the input voltage falls (the trailing edge of the input pulse) to the level at which the voltage U_{GK} (voltage between the grid and the cathode) of the left hand half begins to become negative (<0) , the left hand half begins to close, making the right half open through the divider R_1 , R_3 and causing a voltages rise on the cathode resistance R_4 . Then the regenerative action takes place and a change over of the circuit to the initial state occurs. During these operations pulses appear at the outputs of the circuit, negative on terminal 3, positive on terminal 4. 16. Package (single flip-flop oscillator). The circuit diagram of the single flip flop oscillator package is given in fig. 5.33 and its intended for generation of square pulses of adjustable duration when negative voltage drops are applied at its input.

In the computer, this package is used in the control device, for generation of control pulses both in punched tape and magnetic tape storages and for generation of synchronizing pulses.

The cathodes of the two halves of the tube are connected to terminal 11 (earth). The equil anode resistances R_{38} and R_{39} with the compensating inductances L_{11} and L_{22} are connected to terminal 8 (anode voltage). The

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.31.

Basic Circuit Diagram of the Package - OD.

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	L1, L2	Induction Coils	2	Ф 4562006
2	D1, D2	Diodes D_{Φ}-ГР-433	2	
3	R8, R9	Resistances BC-2-1-15000-III	2	Gost 6562 - 53
4	R6, R7	Resistances BC-1-1-68000-II	2	" 6562 - 53
5	R4	Resistance BC-0,5-1-0,18-II	1	" 6562 - 53
6	R5	Resistance BC-0,5-1-0,62-II	1	" 6562 - 53
7	R_1, R2	Resistances BC-0,5-1-0,91-I	2	" 6562 - 53
8	R3	Resistance СП -2а-1-А	1	" 5574 - 50
9	C3, C2	Condensers KTK-1Б-D-30-I	2	7159 - 54
10	C1, C5, C4	Condensers KTK-1Б-D-360-II	3	7159 - 54
11	Л1	Valve 6Н3С	1	ТУ 5038-а
12	R10	Resistance BC/0,5-1-0,1-II	1	Gost 6562 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

53

Circuit diagram of the single flip-flop oscillator - Package 08



Главный конструктор машины „Урал"
(Ранцев) 31/VII-57г. (Ранцев Б.И.)

№ п/п	Обозначение	Наименование	Кол.	Материал	Примечание
12	R10	Сопротивление ВС-0,5-1-0,1-Е	1	6562-54	
11	L1	Лампа 6Н8С	1	6Н8С	
10	C1; C2; C4	Конденсатор КТК-1Б-2-350-Е	3	7163-54	
9	C3; C5	Конденсатор КТК-1Б-3-330-Т	2	7167-54	
8	R3	Сопротивление С4-1-2а-1-А	1	65710-56	
7	R1; R2	Сопротивление ВС-0,5-1-0,91-Г	2	6562-53	
6	R9	Сопротивление ВС-0,5-1-0,62-Е	1	6562-53	
5	R4	Сопротивление ВС-0,5-1-0,18-Г	1	6562-53	
4	R5; R7	Сопротивление ВС-1-1-68000-Е	2	6562-53	
3	R8; R6	Сопротивление ВС-2-1-15000-Е	2	6562-53	
2	D1; D2	Диод Д4 др. 483	2		
1	L1; L2	Катушка индуктивности	2	Ф452006	

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
(Ранцев) 14/IX-57г. (Ранцев)

Разраб.	Сергей			Фнедко ОВ	Ф437.020 Сх.3
Пров.	Ананьев			Схема принципиальная электрическая.	
Нач. КБ					Литера / Лист / Листов
Н.контр.	Баринов				Л
Утвердил	Ушаков				

Рис. 5.33
Fig. 5.33.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The values of the output voltage levels at different loads and for probable variations in the supply voltage are given in tables 5.13, 5.14, 5.15, and 5.16. A graph showing the relation-ship between the edge duration of output pulses and the values of the capacitive load is given in fig. 5.30

14. Package Φ-7. The circuit diagram of the seventh variant of the shaper is shown in fig. 5.31. The circuit Φ-7 is used in the computer as an amplifier of voltage (with pulse edge shaping) as well as control tube in circuits of D.C. electronic stabilizers. The cathode and anode circuits are connected to socket terminals as in Φ-1. The suppressor grid is connected to terminal 2; the screen grid, is connection through the resistance R_2 to terminal 1 besides it has a direct connection to terminal 3. The filter capacitance of the screen grid C_2 is connected to terminal 4. Between terminals 4 and 7 we find capacitance C_1, which can be used with the help of external wiring as filter capacitance for other package circuits.

The control grid has a direct connection with terminal 5, and the input signals are sent through it. When the circuit works as an amplifier, the tube conducts fully. In the stabilizer circuit, the tube works as class 'A' amplifier.

15. Package T III (Schmidt's Trigger) The circuit diagram of the package is shown in fig. 5.32. It is a flip flop circuit with one stable state using tube 6 Н8С. The circuit is intended for transformering pulses with good trailing edges into square rectangular pulses of the same duration, duration of the edge ranges from 0.8 -1.5 microseconds. T III is used in the computer for converting the shapes of pulses, coming from the photo tubes, in the circuits of the punched tape storage and magnetic tape storage. The two halves of the tube in the circuit have unequal anode resistances connected with terminal 1, to which the anode voltage is supplied. The two halves of the tubes are inter-connected through the divider R_1 , R_3 with the correcting capacity C_2 (from the anode of the left hand half to the grid of the right hand half of the tube) and through the cathode resistance which is common for both the halves.

The cathode resistance is grounded (terminal 11). Bias voltage is applied through terminals 7 and 6.

Input pulses are fed either through terminal 2 (resistance input), or through terminal 12 (capacitive input) through input capacitance C_1. In the second case, a voltage of +60V should be impressed on terminal 2. The circuit

	Quantity in pieces	Type used
ode	1	4567007 Cost
	2	6Ж62 - 53
	2	"
	1	6Ж62 - 53
		"
	1	6Ж62 - 53
		"
	1	6Ж62 - 53
	1	6Ж62 - 53
I	1	6118 - 52
	1	7159 - 54
	1	TT 5038 a

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.31.
Basic Circuit Diagram of the Package - 7.

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	Л	Valve 6 Ж 4	1	ЛО5 -17
2	L	Induction Coil L =500 mH	1	ФО 4562007
3	R1	Resistance BC-0,5-1-22000-II-A	1	Cost 6562 - 53
4	R2	Resistance BC-2-1-7500-III-A	1	" 6562 - 53
5	C1, C2	Condenser МБГП -3-200-6-2Х-0,5-II-Э	1	" 7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.32.

Basic Circuit Diagram of the Package

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	D1	Germanium point Contact diode D4	1	4567007 Gost
2	R1, R7	Resistances BC-0,5-1-0,12-I	2	6562 - 53
3	R2, R3	Resistances BC-0,5-1-0,3-II	2	"
4	R4	Resistance BC-1-1-3000-I	1	6562 - 53 "
5	R5	Resistance BC-2-1-15000-II	1	6562 - 53 "
6	R6	Resistance BC-1-1-4700-II	1	6562 - 53
7	C1	Condenser K 5[illegible] -200-0,1-II	1	6118 - 52
8	C2	Condenser KTK-1B-D-30-II	1	7159 - 54
9	Л	Valve 6H8C	1	TY 5038

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The values of the output voltage levels at different loads and for probable



Circuit diagram of the Schmidt's Trigger - Package TШ.

№ п/п	Обозначение	Наименование	Кол.	Материал	Примечание
9	$Л_1$	Лампа 6Н8С	1	ТУ 5031а	
8	C_2	Конденсатор КТК-18-2-30-Г	1	ГОСТ 7159-54	
7	C_1	Конденсатор К5П-У-200-0,1-Г	1	ГОСТ 6416-52	
6	R_6	Сопротивление ВС-1-1-4700-Г	1	ГОСТ 6562-53	
5	R_5	Сопротивление ВС-2-1-15000-Г	1	ГОСТ 6562-53	
4	R_4	Сопротивление ВС-1-1-3000-Г	1	ГОСТ 6562-53	
3	R_2, R_3	Сопротивление ВС-0,5-1-0,3-Г	2	ГОСТ 6562-53	
2	R_1, R_7	Сопротивление ВС-0,5-1-0,12-Г	2	ГОСТ 6562-53	
1	D_1	Германиевый точечный выпрямитель	1	4567007	

Главный конструкт. машины „Урал" /Ранеев/ 2/III-57г. /Ранеев вн./

Регистр №

Утвердил

Разработал Чудин, Проверил Кондаков, Нач. лаб. Нач. К.Б. Н-контр. Утвердил Кондаков

Нач. К.Б. Контрольный (Невский) 11.7.56г.

Схема принципиальная электрическая

4137037 Сх3

Снят с подлинника

Верно: конструктор К5-2 СКВ. Сафонт 11/II-57г. /Ранеин/.

Рис. 5.32
Fig. 5.32.

ge - 7.

Quantity in pieces	Type used
1	ЛОТУ-17
1	Ф 4562007
A 1	Cost 6562 - 53
1	" 6562 - 53
	"
1	7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The values of the output voltage levels at different loads and for probable

Quantity in pieces	Type used
1	ЛОТУ -17
1	Ф 4562007 Cost
1	6562 - 53 "
1	6562 - 53 "
1	7112 - 54

52



Рис. 5.32
Fig. 5.32.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Circuit diagram of the Shaper Package Ф-7.

52



Главный конструктор машины „Урал"
(Рамеев) 1/VII-57г. (Рамеев Б.И.)

№ пп.	Обозначение	Наименование	Кол.	ГОСТ, ОСТ, ТУ или № чер.	Примеч.
5	C1, C2	Конденсатор МБГП3-200-5-2-0,5-Б	1	ГОСТ 712-54	
4	R1	Сопротивление ВС-2-1-7500-Д-А	1	ГОСТ 6562-53	
3	R2	Сопротивление ВС-0,5-1-22000-Д-А	1	ГОСТ 6562-53	
2	Ф4562007	Катушка индуктивности L=500мкгн	1		
1	ЛОТУ17	Лампа 6Ж4	1		

Снят с подлинника.
Верно: конструктор КБ-2 СКБ.
Анисимов 1/IX-57г. (Брюханкина).

Регистр №															
Утвердил:															
				Лит.	Кол.	№ докум.	Подп.	Дата	Лит.	№ докум.	Подп.	Дата			
Разработал	Шарый		05.57												
Проверил	Пинегин		08.57												
Нач. лаб.	Ратнер		8.57												
Нач. КБ															
Н-контр.	Быкова		8.57												
Утвердил															

Ячейка Ф-7
Схема принципиальная электрическая

Ф4100046 Сх.2

Литера	Лист	Листов
А		

Рис. 5.31
Fig. 5.31.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

52

Graph showing the relationship between the edge duration of the output pulses and the values of the capacitive load CH.



Рис.5.30

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The values of the output voltage levels at different loads and for probable

Table 5.16 Shaper 52 Table 5.16.

H = 10KΩ to the ground Формирователь. Таблица 5.16

R_H = 10 ком. на землю R_H = 10 ком. на источник.

RH = 10KΩ loaded to the power supply source

Питание (voltage supply Volts)	$U_{8(8)}$		Volts High Level	$U_{4(8)}$		Volts Low Level	$U_{8(8)}$		Volts High Level	$U_{4(8)}$		Volts Low Level
	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max.
Eo = 147 Ec = -133	85	85	85	29	32,2	40	147	147	147	82	85	88
Eo = 140 Ec = -140	80	80	80	28	29	30	140	140	140	78	81,2	85
Eo = 133 Ec = -147	76	76	76	28	30,2	37	133	133	133	75	78,8	83
Eo = 154 Ec = -140	87	87	87	31	33,8	41	154	154	154	85	89	95
Eo = 126 Ec = -140	75	75	75	28	30	37	126	126	126	75	77	80

Values of the output voltage levels at different loads for the probable supply voltage variations in the Shaper Circuits (Ф-1 to Ф-7)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

52

Values of the output voltage levels at different loads for the probable supply voltage variations in the Shaper Circuits (ф-1 to ф-7)

Table 5.15.

Таблица 5.15

Формирователь.

Shaper

R_H = 30 ком. на землю
RH = 30KΩ to the ground

R_H=30ком. на источник
RH = 30KΩ loaded to the Power Supply Source

Питание Voltage Supply Volts	$U_{B(8)}$ Volts High Level			$U_{H(8)}$ Volts Low Level			$U_{B(8)}$ Volts High Level			$U_{H(8)}$ Volts Low Level		
	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max
Eo=126 Ec=-140	99	100	102	34	36,9	40	126	126	126	48	55,5	61
Eo=154 Ec=-140	120	121,6	125	39	41	48	154	154	154	56	62,5	69
Eo=133 Ec=-147	104	105,2	108	34	37,8	41	133	133	133	55	60,7	67
Eo=147 Ec=-133	115	116,7	120	35	40,6	46	147	147	147	55	60,7	67
Eo=140 Ec=-140	110	110,6	114	35	39,1	43	140	140	140	51	58,8	65

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Table 5.14

Формирователь 52

Таблица 5.14

Shaper

Питающее напряжение (Volts)	$U_{в(в)}$ Volts High Level			$U_{н(в)}$ Volts Low Level			$U_{в(в)}$ Volts High Level			$U_{н(в)}$ Volts Low Level		
	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	min
	$R_н$ = 51 ком на землю RH = 51 KΩ to the ground						$R_н$ = 51 ком. на источник. RH = 51 KΩ loaded to the Power Supply Source					
= 147 = -133	128	128	128	40	42	45	147	147	147	52	56	60
= 140 = -140	122	122	122	39	41	44	140	140	140	50	54	58
= 133 = -147	115	115	115	38	40	42	133	133	133	48	52	56
= 154 = -140	134	134	134	42	43,8	46	154	154	154	54	58,8	64
= 126 = -140	114	114	114	37	39	42	126	126	126	48	51,4	53

Values of the output voltage levels at different loads for the probable supply voltage variations in the Shaper Circuits (Ф-1 to Ф-7)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Формирователь 52

Shaper

Table 5.14

Таблица 5.14

Напряжение питания (Volts Supply)	$U_{В(В)}$ Volts High Level			$U_{Н(В)}$ Volts Low Level			$U_{В(В)}$ Volts High Level			$U_{Н(В)}$ Volts Low Level		
	$R_Н$ = 51ком на землю RH = 51KΩ to the ground						$R_Н$ = 51ком. на источник RH = 51KΩ loaded to the Power Supply Source					
	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн Mean Value	max	min	ср. зн. Mean Value	min
+147 -133	128	128	128	40	42	45	147	147	147	52	56	60
+140 -140	122	122	122	39	41	44	140	140	140	50	54	58
+133 -147	115	115	115	38	40	42	133	133	133	48	52	56
+154 -140	134	134	134	42	43,8	46	154	154	154	54	58,8	64
+126 -140	114	114	114	37	39	42	126	126	126	48	51,4	53

Values of the output voltage levels at different loads for the probable supply voltage variations in the Shaper Circuits (Ф-1 to Ф-7)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Table 5.14

Таблица 5.14

Формировотель

Shaper

R_H = 51 ком. на землю

RH = 51 KΩ to the ground

R_H = 51 ком. на источник.

RH = 51 KΩ loaded to the Power Supply Source

...тание Voltage Supply Volts)	$U_{B(8)}$ Volts High Level			$U_{H(8)}$ Volts Low Level			$U_{B(8)}$ Volts High Level			$U_{H(8)}$ Volts Low Level		
	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	max	min	ср. зн. Mean Value	min
=147 =-133	128	128	128	40	42	45	147	147	147	52	56	60
=140 =-140	122	122	122	39	41	44	140	140	140	50	54	58
=133 =-147	115	115	115	38	40	42	133	133	133	48	52	56
=154 =-140	134	134	134	42	43,8	46	154	154	154	54	58,8	64
=126 =-140	114	114	114	37	39	42	126	126	126	48	51,4	53

Values of the output voltage levels at different loads for the probable supply voltage variations in the Shaper Circuits (Ф-1 to Ф-7)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

52

52

Shaper
Формирователь
Unloaded
ненагруженный.

Table 5.13.
Таблица 5.13

Питание Voltage Supply (Volts)	U_B(в) Volts High Level			$U_н$(в) Volts Low Level		
	min	Ср. зн. Mean Value	max	min	Ср. зн. Mean Value	max
Ea = 147 Ec = -133	147	147	147	44	46	48
Ea = 140 Ec = -140	140	140	140	43	44,6	47
Ea = 133 Ec = -147	133	133	133	42	43,4	46
Ea = 154 Ec = -140	154	154	154	46	47,6	50
Ea = 126 Ec = -140	126	126	126	40	40,8	42

Values of the output voltage levels at different loads for the probable supply voltage variations in the Shaper circuits (Ф-1 to Ф-7)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

control grid of the tube. The compensating capacitance C_1 like the inductance L in the anode circuit, is connected for improving the edges of the output pulses. The circuits Ф-4 and Ф-5 differ from each other only in the value of the resistances of the input divider R_3, R_4. The circuit Ф-5 (with high resistance divider) is usually used for amplifying pulses from high resistance circuits (of gates, or gates etc.) The circuit Ф-4 is used for amplifying pulses from low resistance circuits, which carry high loads, and enable us to obtain somewhat shorter edge durations.

13. Package Ф-6

The circuit diagram of the sixth variant of the shaper is shown in fig. 5.29. It differs from Ф-1 in the absence of the capacitance C_3, which connects the center point of the potentiometer R_4 to terminal 4.

The purpose of using this circuit is to obtain shorter (when a pulse is sent to terminal 5) as well as longer positive pulses (when a pulse is sent to terminal 3 through the capacitance). The connections of the cathode, anode and grid circuits to the supply are the same as in Ф-1. Bias voltage (usually positive) is applied to terminal 7. When pulses are sent through terminal 5 the circuit works in the same way as in Ф-1. Short positive pulses from the differentiating circuit C_1, R_5 open the diode and are short-circuited to earth, the negative pulses lower the grid potential and close the tube ; at this moment short positive pulses appear at the output. Terminal 3 is used as the second input to which pulses are sent through the capacitance, having sufficient value for passing pulses of longer duration. The capacitance is connected to terminal 3 through external wiring. When ~~there is~~ a negative pulse is introduced through this input, the potential at the center point of the potentiometer R_4 falls down, this potential passing through the resistance ~~resistance through voltage grid~~ R_5 reduces the voltage on the grid, then the tube is closed, emitting at the output a long positive pulse. Thereby the slider of of the potentiometer R_4 will be usually in the extreme left position.

The sixth variant of the shaper is used to save space when short shift pulses and long clearance pulses are generated in the register and in the adding circuits of the computer.

We see from the above descriptions that the anode circuits of the above mentioned shaper packages are similar, as such, when active and copacitive loads are connected in the output circuits, we note that their behaviour is is identical.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

	Quantity in pieces	Type used
	1	AOTN-17
	1	4562
	1	Cost 6562 - 1
	1	" 6562 - 2
	1	" 5574 - 3
A	1	"
I	1	"
-0,5-II	1	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ENT

59

Ø - 6.

Quantity in pieces	Type used
1	MoTy -17
1	Ø 4562007
1	Gost 6562 - 51
1	" 6562 - 51
1	" 5574 - 51
1	"
1	"
1	"
1	"
1	"

A

I

Z-0,5-II

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

control grid of the tube. The compensating capacitance C_1 like the inductance L in the anode circuit, is connected for improving the edges of the output pulses. The circuits Ф - 4 and Ф -5 differ from each other only in the value of the resistances of the input divider R_1 - R_2. The circuit Ф-5

Ф - 6.

	Quantity in pieces	Type used
	1	Лоту «17
	1	Ф 4562007
	1	Cost 6562 - 11
	1	6562 - 11
	1	
A	1	5574 - 5
	1	
I	1	
-0,5-II	1	
	1	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

control grid of the tube. The compensating capacitance C_1 like the inductance L in the anode circuit, is connected for improving the edges of the output pulses. The circuits Ф - 4 and Ф -5 differ from each other only in the value of the resistances of the input divider R_3, R_4. The circuit Ф-5 (with high resistance divider) is usually used for amplifying pulses from high resistance circuits (or gates, or gates etc. The circuit Ф-4 is used for amplifying pulses from low resistance circuits, which carry high loads, and enable us to obtain somewhat shorter edge durations.

13. Package Ф -6

Ф - 6.

Quantity in pieces	Type used
1	МОТУ -17
1	Ф 456200
1	Ост 6562 - 1
1	6562 - 1
1	5574 - 1
1	
1	
1	
1	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.29.

Basic Circuit Diagram of the Package ФЬ - 6.

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	Л	Valve 6Ж4	1	ЛоТУ -17
2	L1	Induction Coil	1	ФЬ 4562007
3	R1	Resistance BC-2-1-7500-III	1	Cost 6562 - 53
4	R2	Resistance BC-0,5-1-22000-II	1	" 6562 - 53
5	R3	Resistance BC-0,5-1-0,1-II	1	"
6	R4	Resistance С П -II-2d-22-II-A	1	5574 - 50
7	R5	Resistance BC-0,5-1-22000	1	"
8	C1	Condenser КТК- δ-А -30-II	1	"
9	C2	Condenser М БГП -3-2006-2Z-0,5-II	1	"
10	D1	Diode Д4-244	1	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

51

Circuit diagram of the Shaper – Package ф-6.



Главный конструктор машины „Урал"
(Рачеев) /Рачеев Б.И./

№ п/п	Обозначен.	Наименование	Кол.	Примечан.
10	Д1	Диод Д и-244	1	
9	C2	Конденсатор МБГП-3-2006-2-95-II	1	ТУ12-54
8	C1	Конденсатор КТК-16-2А-30-II	1	ТУ53-54
7	R5	Сопротивление ВС-0,5-1-20000	1	ГОСТ 6513-53
6	R4	Сопротивление СП-II-2а-22-II-А	1	ВКТ-60
5	R3	Сопротивление ВС-0,5-1-Ом-II	1	ГОСТ 6513-53
4	R2	Сопротивление ВС-0,5-1-22000-II	1	ГОСТ 6513-53
3	R1	Сопротивление ВС-2-1-7500-III	1	ГОСТ 6513-53
2	L1	Катушка индуктивности	1	4456007
1	Л	Лампа 6Ж4	1	ЛПУ 17

Снят с подлинника
Верно. конструктор КБ-2 СКБ.
/Кислаков/ 10.07.57
(Невский)

Регистр. №						
Инв. № подл.						
Взам. инв. №						
Подпись и дата						
Инв. № дубл.						
Разраб.	Слесов	(Слесов)		Ячейка ф-6 Схема принципиальная электрическая	4137.023 Сх.9.	
Пров.	Ананьев	(Ананьев)	08.3.55		Литер	Лист 1 Листов 1
Нач. К.Б.					А	
Н. контр.	Лисицкий	(Лисицкий)	9.3.55			
Утв.	Рачеев	(Рачеев)	10.3.55			

Рис. 5.29
Fig. 5.29.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Unlike Ф-1 the diode D_1, is connected to the grid in the opposite directions, there the negative pulses are clipped or short-circuited to earth. The positive pulses raise the grid potential, open the tube and, as a result, short negatives pulses appear at the output.

11. Package Ф-3 The circuit diagram of the third variant of the shaper is shown in fig. 5.26. It is an A.C. amplifier with tube 6Ж4 and with capacitive input. The purpose of the Ф-3 circuit is to amplify both the positive and negative pulses in amplitude and in power and to obtain pulses with short edge durations (shaping of edges). The cathode, the anode, the anode resistance, the suppressor and screen grids are connected to the respective socket terminals and the power supply as in Ф-1. The bias voltage (negative, when negative input pulses are amplified) is supplied through terminal 7, or through terminal 3 from the external devider. Ф-3 differs from Ф-1 and Ф-2 in having higher values for capacitance C_1 and the resistance R_2 and in not having the limiting diode D_1. Therefore at the output of the network C_1, R_2 there will appear positive as well as negative pulses. When there is a positive bias voltage at the grid, positive pulses will be short circuited or clipped through the internal resistance between grid and cathode and the negative pulses will close the tube, resulting in appearance of positive pulses at the output. When there is a negative initial bias voltage at the grid the tube will be closed, negative pulses from C_1, R_1 will not influence the circuit the positive pulses will raise the potential of the grid and open the tube, resulting in appearance of negative pulses at the output.

12. Packages Ф-4, Ф-5 The circuit diagrams of the 4th and the 5th variants of the shaper are shown in figs. 5.27 and 5.28. respectively. They are D.C. amplifier circuits using the tube 6Ж4. They are meant for amplifying pulses both in amplitude and power and for obtaining output pulses with sharp edges (edge shaping).

The connections of cathode, anode, anode resistance, screen and suppressor grids, and the external wiring for supply voltage are the same as in Ф-1. Just as in the case of former shaper variants, the circuits can be used as cathode followers by changing the external wiring suitably.

The bias voltage -140V is supplied through terminal 7. Input signals are sent to terminal 5 and through the input divider R_3, R_4, they enter the

Quantity in pieces	Type used
1	MOTY-17
1	Ф 4562007
1	Cost 6562 - 53
1	" 6562 - 53
1	" 6562 - 53
1	" 6562 - 53
1	" 7159 - 54
1	" 7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Unlike Ф-1 the diode D_1, is connected to the grid in the opposite directions, there the negative pulses are clipped or short-circuited to earth. The positive pulses raise the grid potential, open the tube and, as a result, short negatives pulses appear at the output.

11. Package Ф-3 The circuit diagram of the third variant of the shaper is shown in fig. 5.26. It is an A.C. amplifier with tube 6Ж4 and with capacitive input. The purpose of the Ф-3 circuit is to amplify both the positive and negative pulses in amplitude and in power and to obtain pulses with short edge durations (shaping of edges). The cathode, the anode, the anode resistance, the suppressor and screen grids are connected to the respective socket terminals and the power supply as in Ф-1. The bias voltage (negative, when negative input pulses are amplified) is supplied through terminal 7, or through terminal 3 from the external devider. Ф-3 differs from Ф-1 and Ф-2 in having higher values for capacitance C_1 and the resistance R_2 and in not having the limiting diode D_1. Therefore at the output of the network C_1, R_2 there will appear positive as well as negative pulses. When there is a positive bias voltage at the grid, positive pulses will be short circuited or clipped through the internal resistance between grid and cathode and the negative pulses will close the tube, resulting in appearance of positive pulses at the output. When there is a negative initial bias voltage at the grid the tube will be closed, negative pulses from C_1, R_1 will not influence the circut the positive pulses will raise the potential of the grid and open the tube, resulting in appearance of negative pulses at the output.

12. Packages Ф-4, Ф-5 The circuit diagrams of the 4th and the 5th variants of the shaper are shown in figs. 5.27 and 5.28. respectively. They are D.C. amplifier circuits using the tube 6Ж4. They are meant for amplifying pulses both in amplitude and power and for obtaining output pulses with sharp edges (edge shaping).

The connections of cathode, anode, anode resistance, screen and suppressor grids, and the external wiring for supply voltage are the same as in Ф-1. Just as in the case of former shaper variants, the circuits can be used as cathode followers by changing the external wiring suitably.

The bias voltage=140V is supplied through terminal 7. Input signals are sent to terminal 5 and through the input divider R_3, R_4, they enter the

ty ces	Type used
	NOTY -17
	Ф4562007
	Cost
	6562 - 53
	"
	6562 - 53
	"
	6562 - 53
	"
	6562 - 53
	"
	7159 - 54
	"
	7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.26.

Basic Circuit Diagram of the Package Ф - 3.

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	L1	Induction Coil	1	Ф 4562007
2	Л	Valve 6 Ж -4	1	ЛОТУ -17
3	R1	Resistance ВС-2-1-7500-III	1	Cost 6562-53
4	R2	Resistance ВС-0,5-1-0,3-II	1	6562 - 53
5	R3	Resistance ВС-0,5-1-0,1-II	1	6562 - 53
6	R4	Resistance С П -II-2а-22-А	1	5574 - 50
7	R5	Resistance ВС-0,5-1-22000-II	1	6562 - 53
8	C1	Condenser К БГ -U-200-0,1-II	1	6118 - 52
9	C2, C3	Condensers МБГП -3-2005-2Х-0,5-II	1	7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.26.

Basic Circuit Diagram of the Package ФБ - 3.

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	L1	Induction Coil	1	ФБ 4562007
2	Л	Valve 6 Ж -4	1	ЛоТУ -17
3	R1	Resistance ВС-2-1-7500-III	1	Cost 6562-53
4	R2	Resistance ВС-0,5-1-0,3-II	1	6562 - 53
5	R3	Resistance ВС-0,5-1-0,1-II	1	6562 - 53
6	R4	Resistance СП -II-2а-22-А	1	5574 - 50
7	R5	Resistance ВС-0,5-1-22000-II	1	6562 - 53
8	C1	Condenser КВГ-У-200-0,1-II	1	6118 - 52
9	C2, C3	Condensers МБГП -3-2005-2К-0,5-II	1	7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.27.

BASIC Circuit Diagram of the Package Ф - 4.

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	Л	Valve 6Ж -4	1	Лоту 17
2	L1	Induction Coil	1	Ф 4562007
3	R1	Resistance BC-2-1-7500-III	1	Cost 6562 - 53
4	R2	Resistance BC-0,5-1-22000-II	1	6562 - 53
5	R3	Resistance BC-0,5-1-0,18-I	1	6562 - 53
6	R4	Resistance BC-0,5-1-0,3-I	1	5574 - 54
7	C1	Condenser KTK-1Б-D-30-II	1	7159 - 54
8	C2, C3	Condensers МБГП -3-2005-2К-0,5-1 II		7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.28.

Basic Circuit Diagram of the Package Ф - 5.

S.No.	Mark	Name of the elemsnt	Quantity in pieces	Type used
1	Л	Valve 6Ж4	1	ЛОТУ -17
2	L1	Induction Coil	1	Ф 456200?
3	R1	Resistance ВС-2-1-7500-III	1	Cost 6562 - 53
4	R2	Resistance ВС-0,5-1-22000-II	1	" 6562 - 53
5	R3	Resistance ВС-0,5-1-0,62-I	1	" 6562 - 53
6	R4	Resistance ВС-0,5-1-0,91-I	1	" 6562 - 53
7	C1	Condenser КТК-1Б-Д-30-II	1	" 7159 - 54
8	C2, C3	Condensers МБГП -3-2005-2Х-0,5 -II	1	" 7112 - 54



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Ф-4.

Quantity in Pieces	Type used
1	ЛОТУ 17
1	Ф 4562007
1	Cost 6562 - 53
1	6562 - 53
1	6562 - 53
1	5574 - 54
1	7159 - 54
0,5-1	7112 - 54

Circuit diagram of the Shaper - Package Ф-5.



Главный конструктор машины „Урал"
Ронеев 9/IX-57г. Ронеев Б.І.

Поз.	Наименование	Кол.	Примечание
C2 C3	Конденсатор МБГП-3-400В 0,5-II	1	7112-54
C1	Конденсатор КТК-1Б-3-3Г-1	1	7159-54
R4	Сопротивление ВС-0,5-1-1,5 кОм-I	1	6562-53
R3	Сопротивление ВС-0,5-1-4,62 кОм-I	1	6562-53
R2	Сопротивление ВС-0,5-1-12000-II	1	6562-53
R1	Сопротивление ВС-2-1-7500-II	1	6562-53
L1	Катушка индуктивности	1	Ф4562007
	Лампа 6Ж4	1	ЛОТУ-17

Невский 7.56г.
Снят с подлинника
Верно: конструктор т6-2 Скф
Lakut-14/IX 57 Сопина

Учебное со-5
Схема принципиальная электрическая
4137.022 Сх3
Литера Лист 1 Листов 1

Рис. 5.28
Fig. 5.28.

sent to terminal 5 and through the input divider R_3, R_4 they enter the

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ф - 4.

Quantity in Pieces	Type used
1	ЛОТУ 17
1	ф 4562007
1	Cost 6562 - 53
1	6562 - 53
1	6562 - 53
1	5574 - 54
1	7159 - 54
0,5-1	7112 - 54

Circuit diagram of the Shaper - Package ф -5.

(Невский) 7.7.56г.

Снят с подлинника

Верно: конструктор КБ-2 ОКБ

Главный конструктор машины „Урал"

Рачеев 9/VII-57г. Рачеев Б.І

№ п/п	Обозначение	Наименование	Кол.	Материал	Примечание
	C_2 C_3	Конденсатор МБГП-3-2006-2×0,5-Ц	1		7112-54 Cost
	C_1	Конденсатор КТК-15-Д-32-Г	1		7159-54 Cost
	R_4	Сопротивление ВС-0,5-1-0,91-І	1		6562-53 Cost
	R_3	Сопротивление ВС-0,5-1-0,62-І	1		6562-53 Cost
	R_2	Сопротивление ВС-0,5-1-22000-Ц	1		6562-53 Cost
	R_1	Сопротивление ВС-2-1-7500-Ш	1		6562-53 Cost
	L_1	Катушка индуктивности	1		ф4562007
	Л	Лампа 6Ж4	1		ЛОТУ-17

Регистр. №

Утвердил

Разраб. Сазонов — Ячейка оп-5 — 4137022 Сх3

Пров. Лаптев — Схема принципиальная электрическая.

Т.контр. Кондакова — Литера Лист Листов

Н.контр. Рачеев



Рис. 5.28
Fig. 5.28.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Circuit diagram of the Shaper – Package Ф-4.



(Невский) 7.7.56г.

Снят с подлинника

Верно: конструктор КБ-2 СКБ.

(Иванов) 11/ix-57г. (Фомина)

Главный конструктор машины "Урал"

(Раневъ) 11/VIII-57г. (Раневъ Б.И.)

Поз.	Обозначение	Наименование	Кол.	Материал
	C_2 C_3	Конденсатор МБГП-1-2000-2-0,1-Д	1	ГОСТ 7112-54
	C_1	Конденсатор КТК-15-Д-30-Д	1	ТУ 7493-54
	R_4	Сопротивление ВС-0,5-1-0,3-1	1	ОСТ 4 ГОСТ 5342-54
	R_3	Сопротивление ВС-0,5-1-0,18-1	1	ГОСТ 6562-53
	R_2	Сопротивление ВС-0,5-1-22000-Д	1	ОСТ 4 ГОСТ 5342-53
	R_1	Сопротивление ВС-2-1-7500-Д	1	ОСТ 4 ГОСТ 5342-53
	L_1	Катушка индуктивности	1	Ф4562007
	Л	Лампа 6Ж4	1	ЛОТУ-17 ТУ 4070-57 ЧМО

Регистр.№

Утвердил

Разработал Клеков; Проверил Гендрихин; Нач.ОЛЭ Гитлов; Нач.К.Б. Котельников; Н-контр. Котельников; Утвердил

Копир. Кондрашов; Чертил Антонов; Ст.т. Гордеева

Ячейка Ф-4 Схема принципиальная электрическая

4137021 СхЭ

Литера А; Лист 1; Листов 1

Рис. 5.27

Fig. 5.27

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



(Невский) 11.7.56г.

Снят с подлинника

Верно: конструктор КБ-2 СКБ.

Главный конструктор машины „Урал"
(Рачеев) 1/VII-57г. Рачеев В.И.

№ п/п	Обозначение	Наименование	Кол.	Материал
9	$C_2; C_3$	Конденсатор МБГП-1-2006-2±0,5-Т	1	ГОСТ 7162-54
8	C_1	Конденсатор КАГ-И-207-01-Т	1	ГОСТ 6141-52
7	R_5	Сопротивление ВС-0,5-1-22000-Т	1	ГОСТ 6666-53
6	R_4	Сопротивление СП-Т-2а-22-А	1	ГОСТ 8570-57
5	R_3	Сопротивление ВС-0,5-1-01-Т	1	ГОСТ 6666-53
4	R_2	Сопротивление ВС-0,5-1-0,3-Т	1	ГОСТ 6666-53
3	R_1	Сопротивление ВС-2-1-7500-Т	1	ГОСТ 6666-53
2	Л	Лампа 6Ж4Б	1	ЛОТ4-17
1	L_1	Катушка индуктивности	1	Ф1562007 Своими

Регистр. №

Утвердил

Разработал Власов
Пров. Гребенщиков
Пров. Антонов
Нач. КБ
Н. контр.
Утвердил Рачеев

Ячейка ф-3
Схема принципиальная электрическая

4137.009 Сх 3

Литера А | Лист 1 | Листов 1

Рис. 5.26 Fig. 5.26.

Circuit diagram of the shaper - Package Ф-3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Ф - Type Packages.

9. Package Ф-1. The circuit diagram of the first variant of the shaper ~~xxxxxxxxxx~~ is shown infig. 5.24. The purpose of using Ф-1 circuit is to obtain short positive pulses at the output when the applied input voltage has a negative going edge.

The cathodes and anodes are connected to terminals 6 and 10 respectively, the suppressor grid to terminal 2, the screen grid to terminal 1 through the resistance R_2. In the usual circuit diagram of Ф-1 terminals 6 and 2 are grounded, as well as terminal 4, to which the filter capacitances C_1 and C_2 are connected. The capacitance C_3 and the resistence R_3 form the isolating net work in the ~~xx~~ bias circuit.

The anode voltage is always fed through terminal 1. A voltage is setup automatically in the screen circuit, depending on the value of current of the screen circuit in proper time. The anode resistance R_1 with the compensating inductance L_1 is connected to terminals 8 and 12 and can be joined to the anode as well as to cathode circuits. Usually terminal 10 is connected with terminal 8 and the anode voltage is supplied to terminal 12 through external wiring. The initial bias voltage is supplied to the control grid through terminal 7, through the divider R_3 , R_4 and the resistance R_5 whereby it can be smoothly adjusted manually with the help of a variable resistance R_4. Besides bias voltage can be supplied to the grid from the external divider through terminal 3. Bias voltage for Ф-1 can be positive. When positive and negative change over of input voltages are applied to terminal 5, short positive and negative pulses appear at the output of the differentiating circuit C_1, R_1. Positive pulses open the diode D_1 and are short-circuited to earth (terminal 11.) Negative pulses lower the potential of the grid and after being amplified, appear as short positive pulses at the output.

10. Package Ф -2 The circuit diagram of the second variant of the shaper is shown in fig. 5.25. The purpose of using the Ф -2 circuit is to obtain a short negative pulse at the output when a voltage with positive going edge is applied at the input. The cathode, the anode, the suppressor and screen grids and the anode resistance are connected to the socket terminals in the some way as in the package Ф-1. The external wiring is similar to that of Ф-1.

The bias voltage is connected to the control grid also through a divider having smooth adjustment. The grid voltage in Ф - 2 is negative.

Type used
ЛОТ 17
Ф 4562007
Gost 6562 - 53
" "
" "
Gost 5574 - 50
Gost 6562 - 53
Gost 7159 - 54
Gost 7112 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.25.

Basic Circuit Diagram of the Package Ф - 2 :

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	Л	Valve 6Ж 4	1	ЛОТУ 17
2	L1	Induction Coil	1	Ф 4562007
3	R1	Resistance ВС-2-1-7500-III	1	Gost 6562 - 53
4	R2	Resistance ВС-0,5-1-22000-II	1	" "
5	R3	Resistance ВС-0,5-1-0,1-II	1	" "
6	R4	Resistance СП -II-2d-22-ЖІ-А	1	Gost 5574 - 50
7	R5	Resistance ВС-0,5-1-22000-II	1	Gost 6562 - 53
8	C1	Condenser КТК-1Б-Д-30-II	1	Gost 7159 - 54
9	C2, C3	Condensers МБГП -3-2005-2К-0,5 -II	1	Gost 7112 - 54
10	D1	Diode - Д9-244	1	-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.24.
Basic Circuit Diagram of the Package Ф - 1.

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	L1	Induction Coil	1	Ф 4562007 600 μH
2	Л	Valve 6Ж-4	1	Лампа 17 -
3	R1	Resistance ВС-2-1-7500-III	1	Gost 6562 - 53
4	R2	Resistance ВС-0,5-1-22000-II	1	" "
5	R3	Resistance ВС-0,5-1-0,1-II	1	" "
6	R4	Resistance СП-II-2д-22-А	1	Gost 5574 - 50
7	R5	Resistance ВС-0,5-1-22000-II	1	Gost 6562 - 53
8	C1	Condensor КТК-18-Д-30-II	1	Gost 7158 - 54
9	C2, C3	Condensors МБМП -3-2005-2А-0,5-II	1	Gost 7112 - 54
10	D1	Diode - Д4 -24Ф	1	-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Package Ф - 1.

	Quantity in Pieces	Type used
	1	Ф 4562007 600 АШ
	1	Лоту 17
-III	1	Gost 6562 - 53
000-II	1	" "
-II	1	" "
-A	1	Gost 5574 - 50
00-II	1	Gost 6562 - 53
I	1	Gost 7158 - 54
005-2X- -II	1	Gost 7112 - 54
	1	-

49

Circuit diagram of the Shaper Package Ф-2.



(невский) 7.7.56г.

Снят с подлинника
Верна: конструктор КБ-2 СКБ
Дата 14/I-57г. /Фонина/

Главный конструктор машины "Урал"
(Ранеев) 11/III-57г. /Ранеев вщ/

Поз.	Обозначение	Наименование	Кол.	Материал	Примечание
	Д1	Диод Д7-21Ч	1		
	C2; C3	Конденсатор КБГП-3-2000-2,1Д5-I	1	ГОСТ 7142-54	
	C1	Конденсатор КТК-1Б-Д-30-II	1	ГОСТ 7159-54	
	R8	Сопротивление ВС-0,5-1-22000-II	1	ГОСТ 6562-53	
	R4	Сопротивление С2-1-2Вт-22-I-А	1	ГОСТ 5574-50	
	R3	Сопротивление ВС-0,5-1-0,1-II	1	ГОСТ 6562-53	
	R2	Сопротивление ВС-0,5-1-2200-II	1	ГОСТ 6562-53	
	R1	Сопротивление ВС-2-1-7500-III	1	ГОСТ 6562-53	
	L4	Катушка индуктивности	1	Ф4562007	
	Л	Лампа 6Ж4	1	6Ж4 (Л7) ГОСТ 7158-54	

Регистр. №

Утвердил

Разработал Колесов; Проверил Кононов; Нач. лаб. Светлов; Н. контр. Ранеев; Утвердил Ранеев

Ячейка ф-2. Схема принципиальная электрическая.

4137.020 Сх Э

Литера А; Лист; Листов 1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

49

49

Circuit diagram of the Shaper Package Ф-1.



Главный конструктор машины „Урал"

(Ранцев) 1/VIII -57г. /Ранцев Б.И./

поз.	Обозначение	Наименование	кол.	Материал	Примечание
10	Д1	Диод Э4-244	1		
9	C2, C3	Конденсатор КБГП-3-2005-2-15-I	1	ТУ	
8	C1	Конденсатор КТК-1Б-3-30-II	1	ТУ	
7	R5	Сопротивление ВС-0,5-1-22000-Г	1	ГОСТ 6552-53	
6	R4	Сопротивление СП-II-2а-28-А	1	ГОСТ 5237-50	
5	R3	Сопротивление ВС-0,5-1-01-II	1	ГОСТ 6552-53	
4	R2	Сопротивление ВС-0,5-1-22000-II	1	ГОСТ 6552-53	
3	R1	Сопротивление ВС-2-1-1500-III	1	ГОСТ 6552-53	
2	Л1	Лампа 6Ж4Ч	1	ЛампТУ	
1	L1	Катушка индуктивности	1	ФЦ.668.007	600 витков

Ревистр.№

Утвердил

Разработал Клюков
Проверил Кафтанов
Нач.лаб Антонов
Нач.сб
Н-контр Киевский
Нач.КБ Кратинин

4137.019 Сх 3

Ячейка Ф-1
Схема принципиальная электрическая.

Литера | Лист 1 | Листов 1

(Невский) — 11.7.56г.

Снят с подлинника

Верно: конструктор КБ-2 СКБ.

Рис. 5.24

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Input dividers R_1, R_3, and R_2, R_4 in the package 2 И-3 are designed to work from the voltage levels of 120 and 60 volts. When operating by the gate and some other circuits at sufficient difference between the upper and lower levels, if the upper level is below 120 volts it becomes insufficient to open the tube in 2 И-3, at ±10% variation of bias voltage.

In such cases which occur in the computer quite frequently the resistance of the lower leg of the input divider is increased by adding an extra resistance between the bias bus and the terminals 10 or 3 through the external wiring. The value of the extra resistance is determined in every case after calculation.

7. Package 2 И-4 The circuit diagram of the package is given fig. 5.22. It is a circuit of two independent D.C. power amplifiers with tube 6H5C and with external bias. 2 И-4 is used in D.C. electronic stabilizer circuits of the computer as adjusting element and in external divices as a current amplifier. The cathodes of the tube are ~~xxxxxx~~ joined to terminals 7 and 1, anodes to terminals 5 and 4 through resistances R_5, and R_6 and directly to terminals 12 and 6. Input pulses are sent to terminals 8 and 2 directly or through resistances connected to the external wiring, which from the upper leg of the divider consisting of this resistance and R_3 (or R_4). Bias is applied to terminals 10 and 3 from the bias supply or from the external divider. When they work as amplifiers, the cathodes are grounded through external wiring; the anode voltage is supplied to terminals 5 and 4 or 12 and 6 through the anode load resistances that are connected to the external wiring. Indicating lamps $л_2$ and $л_3$ are meant for checking the output voltage levels. When they work in the stabilizer circuit the cathode and anode circuits are ~~switched~~ switched successively to the circuit of stabilized voltage and the control pulse is applied directly to the grid through terminals 8 and 2.

8. Package 2 И - 5 The circuit diagram of the package is given in Fig. 5.23. It is a circuit of two independant A.C. amplifiers wring tube 6H5. 2 И-5 is used amplify the power of voltage pulses.

The cathodes of the two halves of the tube have direct connections to terminals 5 and 4 and also connections to terminal 11 (earth) through the cathode resistances R_5 , R_6, and R_7, R_8. The anodes have direct connections to terminal 6 and 12. The resistances of the anode circuit are connected to external wiring between the anode voltage bus and terminals 6 and 12. The resistances R_1 and R_2 can ~~xxxx~~ be used as one of the legs of the dividers for supplying the bias voltage to the tube grids through R_3 and R_4. The resistances of the other branch are connected with the external wiring between the bias voltage bus and the terminals 3 and 10. Input pulses are taken from the terminals 6 and 12. At times, the inputs and outputs of both halves are joined in parallel to obtain a bigger output pulse power.

ities	Type
leces	used
2	Gost 6562 - 53
2	" "
4	" "
2	Gost 6118 - 52
1	Gost 7112 - 54
1	C-83-309002

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Input dividers R_1, R_3, and R_2, R_4 in the package 2 И - 3 are designed to work from the voltage levels of 120 and 60 volts. When operating by the gate and some other circuits at sufficient difference between the upper and lower levels, if the upper level is below 120 volts it becomes insufficient to open the tube in 2 И -3, at 10% variation of bias voltage.

In such cases which occur in the computer quite frequently the resistance of the lower leg of the input divider is increased by adding an extra resistance between the bias bus and the terminals 10 or 3 through the external wiring. The value of the extra resistance is determined in every case after calculation.

7. Package 2 И -4 The circuit diagram of the package is given fig. 5.22. It is a circuit of two independent D.C. power amplifiers with tube 6H5C and with external bias. 2 И -4 is used in D.C. electronic stabilizer circuits of the computer as adjusting element and in external divices as a current amplifier. The cathodes of the tube are ~~xxxxxx~~ joined to terminals 7 and 1, anodes to terminals 5 and 4 through resistances R_5, and R_6 and directly to terminals 12 and 6. Input pulses are sent to terminals 8 and 2 directly or through resistances connected to the external wiring, which from the upper leg of the divider consisting of this resistance and R_3 (or R_4). Bias is applied to terminals 10 and 3 from the bias supply or from the external divider. When they work as amplifiers, the cathodes are grounded through external wiring; the anode voltage is supplied to terminals 5 and 4 or 12 and 6 through the anode load resistances that are connected to the external wiring. Indicating lamps $Л_1$ and $Л_3$ are meant for checking the output voltage levels. When they work in the stabilizer circuit the cathode and anode circuits are ~~switched~~ switched successively to the circuit of stabilized voltage and the control pulse is applied directly to the grid through terminals 8 and 2.

ities	Type
ieces	used
2	Gost 6562 - 53
2	" "
4	" "
2	Gost 6118 - 52
1	Gost 7112 - 54
1	C-83-309002

8. Package 2 И - 5 The circuit diagram of the package is given in Fig. 5.23. It is a circuit of two independant A.C. amplifiers wring tube 6H5. 2 И -5 is used amplify the power of voltage pulses.

The cathodes of the two halves of the tube have direct connections to terminals 5 and 4 and also connections to terminal 11 (earth) through the cathode resistances R_5, R_6, and R_7, R8. The anodes have direct connections to terminal 6 and 12. The resistances of the anode circuit are connected to external wiring between the anode voltage bus and terminals 6 and 12. The resistances R_1 and R_2 can ~~xxxx~~ be used as one of the legs of the dividers for supplying the bias voltage to the tube grids through R_3 and R_4. The resistances of the other branch are connected with the external wiring between the bias voltage bus and the terminals 3 and 10. Input pulses are taken from the terminals 6 and 12. At times, the inputs and outputs of both halves are joined in parallel to obtain a bigger output pulse power.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.23.

BASIC CIRCUIT DIAGRAM OF THE PACKAGE 2И - 5.

S.No.	Mark	Name of the element	Quantities in Pieces	Type used
1	R1, R2	Resistances BC-1-1-39000-II	2	Gost 6562 - 53
2	R3, R4	Resistances BC-0,5-1-0,3-II	2	" "
3	R4 - R8	Resistances BC-2-1-300-III	4	" "
4	C1, C2	Condensors К5Г -U-200-0,02-II	2	Gost 6118 - 52
5	C3, C4	Condensors [illegible] 3-2005-2X-0,5-II	1	Gost 7112 - 54
6	Л	Valve 6H5C	1	ЕЭ3-309002

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

2 И

by

lev

in

the

res

Ц8

Circuit diagram of the twin inverter Package 2 И -5.



Главный конструктор машины „Урал"
(Ранеев) 1/III -57г. /Ранеев Б.И./

Поз.	Обозначение	Наименование	Кол.	Материал	Примечание
6	Л	Лампа 6Н5С	1		063.х00002 ПЭТО
5	C_3, C_4	Конденсатор МБГП-3-2000-2-0,5-Т	1		7нд-54 ГОСТ
4	C_1, C_2	Конденсатор КБГ-Ц-200-0,02-П	2		6П8-52 ГОСТ
3	$R_5 - R_8$	Сопротивление ВС-2-1-300-Т	4		6Т2-53 ГОСТ
2	R_3, R_4	Сопротивление ВС-0,5-1-0,3-Т	2		6Т2-53 ГОСТ
1	R_1, R_2	Сопротивление ВС-4-1-39000-Т	2		6Т2-53 ГОСТ

Регистр №

Инв. № подл. | Подп. и дата | Взам. инв. № | Инв. № дубл. | Подп. и дата

Разработал	Чертов		16.5.57	Ячейка 2И-5 Схема электрическая принципиальная	04137023 Сх3
Проверил	Лавров		2.06.		
Нач. ОКБ	Невский		22.5.57		
Н. контр.	Бирюков				Лит. А

Снят с подлинника
Верно: конструктор КБ-2 СКБ
/Ранеев/ 1/III-57г. /Ранеев/

Рис. 5.23

wiring between the bias voltage
from the terminals 6 and 12. At times, the inputs and outputs of both halv
parallel to obtain a bigger output pulse power.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И" are rarely used.

When the upper level of the input pulse is sufficient, the leg R_4 of the input divider is increased by addition of resistance between terminal 7 and the bias bus by means of external wiring.

5. Package 2И - 1 The circuit diagram of the first modification of the twin inverter is shown in fig. 5.19. It is a circuit of two independant A.C. amplifiers using tube 6H8C with capacitive inputs.

The cathodes of the tubes are grounded (terminal 11), the anode resistances R_5 and R_6 are connected to the terminals 1 and 5. Bias is applied to terminals 3 and 10 through external dividers. The resistance R_9 through terminal 4 can be used as one of the legs of such a divider.

Input signals are sent to terminals 2 and 8 and from them to the capacitances C_1 and C_2. Output signals are obtained from the terminals 6 and 12. Compensating inductances L_1 and L_2 are included in the circuit to improve output signal edges.

6. Package 2И - 3 The circuit diagram of the third variant of the twin inverter is shown infig. 5.20. It is a circuit with two independant D.C amplifiers using tube 6 H8C and with external bias supply.

The cathodes of the tubes are grounded (terminal 11), anode resistances R_5 and R_6 are connected to terminals 5 and 4. The anode supply is led to them by the external wiring. Bias is applied through terminals 10 and 3. Input signals are sent to the input dividers R_1, R_3, and R_2, R_4, through terminals 8 and 2. Capacitances C_1, C_2, and inductances L_1 and L_2 are introduced to improve output signal edges. Output signals are taken from terminals 12 and 6.

Signal lamps $Л_2$ and $Л_3$ of the type MH-8 are fitted to check the levels of output pulses of the packages 2И-1 and 2И-3.

The value of output voltage for the twin inverters 2И-1 and 2И-3 for different loads and the probable supply voltage variations from the rated nominal voltage are given in tables 5.9, 5.10, 5.11, and 5.12. The graph showing relation ship between the output signal edges and the values of capacitive load is shown in fig. 5.21.

Twin inverters 2И - 1 and 2И - 3 are used in the computer for inverting pulses, as well as for isolating the load between gates, triggers and other (which do not allow heavy loads) circuits.

ity ecos	Type used
	C 53 309002
	МРТ П
	ТУН1-3-192
	МРТ П
	ТУН1-3-192
	Gost 6562 - 53

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

H is shown in fig. 5.18.

In the cathode follower circuit the packages "И" are rarely used.

When the upper level of the input pulse is sufficient, the leg R_4 of the input divider is increased by addition of resistance between terminal 7 and the bias bus by means of external wiring.

5. Package 2И - 1 The circuit diagram of the first modification of the twink inverter is shown in fig. 5.19. It is a circuit of two independant A.C. amplifiers using tube 6H8C with capacitive inputs.

The cathodes of the tubes are grounded (terminal 11), the anode resistances R_5 and R_6 are connected to the terminals 1 and 5. Bias is applied to terminals 3 and 10 through external dividers. The resistance R_9 through terminal 4 can be used as one of the legs of such a divider.

Input signals are sent to terminals 2 and 8 and from them to the capacitances C_1 and C_2. Output signals are obtained from the terminals 6 and 12. Compensating inductances L_1 and L_2 are included in the circuit to improve output signal edges.

6. Package 2И - 3 The circuit diagram of the third variant of the twin inverter is shown infig. 5.20. It is a circuit with two independant D.C amplifiers with tube 6 H8C and with external bias supply.

The cathodes of the tubes are grounded (terminal 11), anode resistances R_5 and R_6 are connected to terminals 5 and 4. The anode supply is led to them by the external wiring. Bias is applied through terminals 10 and 3. Input signals are sent to the input dividers R_1, R_3, and R_2, R_4, through terminals 8 and 2. Capacitances C_1, C_2, and inductances L_1 and L_2 are introduced to improve output signal edges. Output signals are taken from terminals 12 and 6.

Signal lamps $Л_2$ and $Л_3$ of the type MH-8 are fitted to check the levels of output pulses of the packages 2И-1 and 2И-3.

The value of output voltage for the twin inverters 2И-1 and 2И-3 for different loads and the probable supply voltage variations from the rated nominal voltage are given in tables 5.9, 5.10, 5.11, and 5.12. The graph showing relationship between the output signal edges and the values of capaciti load is shown in fig. 5.21.

Twin inverters 2И - 1 and 2И - 3 are used in the computer for inverting pulses, as well as for isolating the load between gates, triggers and other (which do not allow heavy loads) circuits.

Fig. 5.22.
iagram of the Package 2И - 4.

Name of the element	Quantity in Pieces	Type used
ive 6H5C	1	С 6 3 309002
on Lamp MH-8	1	МРТ П МТИ1-3-192
on Lamp MH-8	1	МРТ П ТУИ1-3-192
sistance BC-0,5-1-0,91-I	1	Gost 6562 - 53
sistance BC-0,5-1-0,91-I	1	"
sistance BC-2-1-51-II	1	"
sistance BC-2-1-51-II	1	"
sistance BC-0,5-1-0,62-III	1	"
sistance BC-0,5-1-0,62-III	1	"

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.22.

Basic Circuit Diagram of the Package 2Ж - 4 .

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	Л 1	Valve 6H5C	1	С 63 309002
2	Л 2	Neon Lamp MH-8	1	МРТ П ТУН1-3-192
3	Л 3	Neon Lamp MH-8	1	МРТ П ТУН1-3-192
4	R3	Resistance BC-0,5-1-0,91-I	1	Gost 6562 - 53
5	R4	Resistance BC-0,5-1-0,91-I	1	"
6	R5	Resistance BC-2-1-51-II	1	"
7	R6	Resistance BC-2-1-51-II	1	"
8	R7	Resistance BC-0,5-1-0,62-III	1	"
9	R8	Resistance BC-0,5-1-0,62-III	1	"

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig. 5.20.

Basic Circuit Diagram of the Package 2 Ч - 3.

S.No.	Mark	Name of the element	Quantity in Pieces	Type Used
1	L1	Induction Coil	1	ф 4562006 3,5MH
2	L2	Induction Coil	1	ф 4562006 3,5MH
3	Л 1	Valve 6H8C	1	TT5038a
4	Л 2	Neon Lamp MH-8	1	MPT П
5	Л 3	Neon Lamp MH-8	1	TYN1-3-192 MPT П
6	R1	Resistance BC-0,5-1-0,62-I	1	TYN1-3-192 Gost 6562-53
7	R2	Resistance BC-0,5-1-0,62-I	1	"
8	R3	Resistance BC-0,5-1-0,91-I	1	"
9	R4	Resistance BC-0,5-1-0,91-I	1	"
10	R5	Resistance BC-2-1-15000-III	1	"
11	R6	Resistance BC-2-1-15000-III	1	"
12	R7	Resistance BC-0,5-1-0,3-II	1	"
13	R8	Resistance BC-0,5-1-0,3-II	1	"
14	C1	Condensor KTK-16-D-30-II	1	7159 - 54
15	C2	Condensor KTK-16-D-30-II	1	7159 - 54

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.19.

Basic Circuit Diagram of the Package 2 Ч - 1.

S.No.	Mark	Name of the element	Quantity in Places	Type used
1	Л 1	Valve 6H8C	1	MPT П
2	Л 2	Neon Lamp MH-8	1	TYN-1-3-192MPT
3	Л 3	Neon Lamp MH 8	1	TYN-1-3-192 П
4	R3	Resistance BC-0,5-1-0,62-III	1	GOST 6562 - 53
5	R4	Resistance BC-0,5-1-0,62-III	1	6562 - 53
6	R5	Resistance BC-2-1-15000-III	1	6562 - 53
7	R6	Resistance BC-2-1-15000-III	1	6562 - 53
8	R7	Resistance BC-0,5-1-0,3-II	1	6562 - 53
9	R8	Resistance BC-0,5-1-0,3-II	1	6562 - 53
10	R9	Resistance BC-1-1-39000-II	1	6562 - 53
11	C1	Condensor КБГ -U-200-0,1-II	1	6118 - 52
12	C2	Condensor КБГ -U-200-0,1-II	1	6118 - 52
13	L1	Induction Coil	1	Ф 4562006
14	L2	Induction Coil	1	Ф 4562006

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.19.

Basic Circuit Diagram of the Package 2 И - 1.

S.No.	Mark	Name of the element	Quantity in Places	Type used
1	Л 1	Valve 6H8C	1	MPT П
2	Л 2	Neon Lamp MH-8	1	TYN-1-3-192MP
3	Л 3	Neon Lamp MH 8	1	TYN-1-3-192 П
4	R3	Resistance BC-0,5-1-0,62-III	1	GOST 6562 - 53
5	R4	Resistance BC-0,5-1-0,62-III	1	6562 - 53
6	R5	Resistance BC-2-1-15000-III	1	6562 - 53
7	R6	Resistance BC-2-1-15000-III	1	6562 - 53
8	R7	Resistance BC-0,5-1-0,3-II	1	6562 - 53
9	R8	Resistance BC-0,5-1-0,3-II	1	6562 - 53
10	R9	Resistance BC-1-1-39000-II	1	6562 - 53
11	C1	Condensor КБГ -U-200-0,1-II	1	6118 - 52
12	C2	Condensor КБГ -U-200-0,1-II	1	6118 - 52
13	L1	Induction Coil	1	ФЭ 4562006
14	L2	Induction Coil	1	ФЭ 4562006

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

47

47



Circuit diagram of the twin inverter Package 2 И -4.

Главный конструктор машины „Урал"
(Рачеев) /Рачеев Б.И./

Поз.	Обозначен.	Наименование	Кол.	Примечание
9	R8	Сопротивление ВС-0,5-1-0,62-III	1	ГОСТ 6382-53
8	R1	Сопротивление ВС-0,5-1-0,62-III	1	ГОСТ 6382-53
7	R6	Сопротивление ВС-2-1-51-II	1	ГОСТ 6382-53
6	R5	Сопротивление ВС-2-1-51-II	1	ГОСТ 6382-53
5	R4	Сопротивление ВС-0,5-1-0,91-I	1	ГОСТ 6382-53
4	R3	Сопротивление ВС-0,5-1-0,91-I	1	ГОСТ 6382-53
3	Л3	Неоновая лампа МН-8	1	ТУ ГЛ-21-96 ГИПП
2	Л2	Неоновая лампа МН-8	1	ТУ ГЛ-21-96 ГИПП
1	Л1	Лампа 6Н5С	1	СБЗ 308 ПО

Снят с подлинника
Верна: конструктор КБ-2 СКБ.
/Кисляков/

Ячейка 2И-4
Схема принципиальная электрическая

4137.028 Сх.э.

Рис. 5.22

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.21 Package Type 2U



Рис. 5.21

Fig. 5.21. Graph showing the relationship between the output signal edges and the values of the capacitive load (C.H.)

ckage 2 U – 3.

Quantity in Pieces	Type Used
1	4562006 3,5МΩ
1	4562006 3,5МΩ
1	TT5038a
1	МРТ П
1	TYN1-3-192
	МРТ П
I 1	TYN1-3-192
	Gost 6562-53
I 1	"
I 1	"
I 1	"
II 1	"
II 1	"
I 1	"
I	"
1	7159 – 54
1	7159 – 54

and other (which do not allow heavy loads) circuits.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

47

47

Circuit diagram of the twin inverter
Package 2 № -3.



(Невский) 4.7.56г.

Снят с подлинника

Верно: конструктор КБ-2 СКБ
Чашеф 11/7-56г. /Ранеев/

"Главный конструктор машины "Урал"
(Ранеев) 9/III-57г. /Ранеев Б.И./

№ п/п	Обозначение	Наименование	Кол.	Материал	Примечание
15	C_2	Конденсатор КТК-И-2-30-Е	1	ГОСТ 7159-54	
14	C_1	Конденсатор КТК-И-2-30-П	1	ГОСТ 7159-54	
13	R_8	Сопротивление ВС-0,5-1-0,3-Т	1	ОЖО.467.093 ТУ	
12	R_7	Сопротивление ВС-0,5-1-0,3-Е	1	ОЖО.467.093 ТУ	
11	R_6	Сопротивление ВС-2-1-1500-Е	1	ГОСТ 6513-53	
10	R_5	Сопротивление ВС-1-1-1500-Е	1	ГОСТ 6513-53	
9	R_4	Сопротивление ВС-0,5-1-0,91-Т	1	ОЖО.467.093 ТУ	
8	R_3	Сопротивление ВС-0,5-1-0,91-Т	1	ОЖО.467.093 ТУ	
7	R_2	Сопротивление ВС-0,5-1-0,62-Т	1	ОЖО.467.093 ТУ	
6	R_1	Сопротивление ВС-0,5-1-0,62-Т	1	ОЖО.467.093 ТУ	
5	Л3	Неоновая лампа НН-8	1	ТУ НН-196 ЛОПА	
4	Л2	Неоновая лампа НН-3	1	ТУ НН-196 ЛОПА	
3	Л1	Лампа БНС	1	ОЖО.468	
2	L_2	Катушка индуктивности	1	Ф 1452.026	3,5 кг
1	L_1	Катушка индуктивности	1	Ф 1452.026	3,5 кг

Разраб. Ковалев
Пров. Сидоров
Н. контр. Яковлев
Утвердил
Нач. к.б.
Гл. конструктор
Ячейка 2И-3
Схема принципиальная электрическая
4/137018 Сх3
Литера | Лист 1 | Листов

Рис. 5.20
Fig. 5.20.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И"

Circuit diagram of the twin inverter Package 2 И —1.



Главный конструктор машины „Урал"

(Ранеев) 11/IX-57г. (Ранеев Б.И.)

Поз.	Наименование	Кол.	Материал
L_2	Катушка индуктивности	1	ФЧ552006
L_1	Катушка индуктивности	1	ФЧ552006
C_2	Конденсатор КБГ-Ч-200-0,1-Б	1	ГОСТ 8145-52
C_1	Конденсатор КБГ-Ч-200-0,1-Б	1	ГОСТ 8145-52
R_8	Сопротивление ВС-1-1-1500-Г	1	ГОСТ 6513-53
R_4	Сопротивление ВС-0,5-1-0,3-Г	1	ГОСТ 6513-53
R_7	Сопротивление ВС-0,5-1-0,3-Г	1	ГОСТ 6513-53
R_6	Сопротивление ВС-2-1-6800-Б	1	ГОСТ 6513-53
R_5	Сопротивление ВС-2-1-15000-Б	1	ГОСТ 6513-53
R_4	Сопротивление ВС-0,5-1-0,62-Б	1	ГОСТ 6513-53
R_3	Сопротивление ВС-0,5-1-0,62-Б	1	ГОСТ 6513-53
$Л_3$	Неоновая лампа МН-8	1	ТУ Н 1-1-88 МЭП
$Л_2$	Неоновая лампа МН-8	1	ТУ Н 1-1-88 МЭП
$Л_1$	Лампа 6Н6С	1	ТУ 5Л.Мд

№ Чертежа	Наименование	Кол. на машину	Материал	Примечание
Регистр №				
Утвердил				

Снят с подлинника

Верно: конструктор КБ-2 СКБ

Ячейка 2U-1 Схема принципиальная электрическая

4137.016 Сх.3

Литер | Масса | Масштаб

А

Рис. 5.19
Fig. 5.19

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И

are rarely used.

When the upper level of the input pulse is suff

Package - Type - И 47

Fig. 5.

Ячейки типа И

E_a=140В; E_c=-140В

Усредненные характеристики $\tau = f(C_H)$

Average characteristic curve $\tau = f(CH)$



Graph showing the relationship between the output signal pulse edges and the values of capacitive load CH.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И

47

Values of output voltages at different loads and the probable supply voltage variations in the twin Inverters 2 И -1 and 2 И -3.

Table. 5.12.

Таблица 5.12

Инвертор [2И]

Table 5.12 Inverter (2 U)

R_H 51 ком. на источник
RH = 51 KΩ to the supply source

R_H 51 ком. на землю
RH = 51 KΩ to the ground

Питание Voltage Supply (Volts)	U_H (В) min.	U_H (В) ср. зн. Mean Value	U_H (В) Volts Low Level max.	U_B (В) min.	U_B (В) ср. зн. Mean Value	U_B (В) Volts High Level max.	U_H (В) min.	U_H (В) ср. зн. Mean Value	U_H (В) Volts Low Level max.	U_B (В) min.	U_B (В) ср. зн. Mean Value	U_B (В) Volts High Level max.
E_a = 147В E_c = - 133 В.	61	62,8	64	146	146,8	147	48	50,5	52	113	114,8	116
E_a = 140В E_c = -140В	59	60,6	62	140	140	140	47	48,9	52	108	109,1	110
E_a = 133В E_c = - 147В.	58	60,3	61	133	133	133	46	47,5	51	104	104	104
E_a = 154В. E_c = - 140В.	64	66,8	71	154	154	154	50	51,8	53	119	119,9	120
E_a = 126В E_c = - 140В	57	58,4	60	126	126	126	45	46,4	50	100	100	100

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Cards shown in fig. 5-18.

47 Inverter(2 U) Table 5.11.

Инвертор [2 И] Таблица 5.11

Voltage Supply (Volts) / Питание	RH = 100 KΩ to the ground. R_H = 100 ком. на землю						RH = 100 KΩ loaded to the Power Supply Source. R_H = 100 ком. на источник питания					
	U_H /B/ Volts Low Level			U_B /B/ Volts High Level			U_H /B/ Volts Low Level			U_B /B/ Volts High Level		
	min.	ср. зн. Mean Value	max.	min.	Ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.
Ea=147B Ec=-133B	50	52,5	57	126	128,5	129	57	59,7	63	146	146,5	147
Ea=140B Ec=-140B	49	51,1	55	120	121	122	56	58,4	62	140	140	140
Ea=133B Ec=-147B.	48	50,1	54	114	115	116	55	57	61	133	133	133
Ea=154B. Ec=-140B	53	54,8	59	131	134	135	60	62,3	64	154	154	154
Ea=126B Ec=-140B	46	47,9	51	108	110	110	52	56,4	57	126	126	126

Values of output voltages at different loads and the probable supply voltage variations in the twin Inverters 2 И -1 and 2 И -3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И"

47

Inverter (2 U)

Инвертор [2И]

Таблица 5.10

RH = 200 KΩ loaded to Power Supply Source

RH = 200 K Ω to the Ground

R_H = 200 ком. на землю

R_H = 200 ком. на источник питания

Voltage Supply / питание	U_H/8/ Volts Low Level			U_B/8/ Volts High Level			U_H/8/ Volts Low Level			U_B/8/ Volts High Level		
	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.
Ea = 147в. Ec = -133в.	51	53,5	57	135	135,3	138	55	57,6	61	145	146,5	147
Ea = 140в Ec = -140в	50	52,2	56	128	129,7	130	54	56,1	60	139	139,7	140
Ea = 133в Ec = -147в	49	51,2	55	122	123,6	134	52	54,3	58	131	131,1	132
Ea = 154в Ec = -140в	55	56,3	58	141	142,7	143	57	59,9	63	152	153,5	154
Ea = 126в Ec = -140в.	47	49	53	115	116,4	117	50	52,3	56	125	125	125

Values of output voltages at different loads and the probable supply voltage variations in the twin Inverters 2 И -1 and 2 И -3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И "

47

Inverter (2 U)

Инвертор [2U]

Таблица 5.10

RH = 200 KΩ loaded to Power Supply Source

RH = 200 KΩ to the Ground

R_H = 200 ком. на землю

R_H = 200 ком. на источник питания

Voltage Supply питание	U4/8/			U8/8/			U4/8/			U8/8/		
	Volts Low Level			Volts High Level			Volts Low Level			Volts High Level		
	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.
Ea = 147В Ec = -133В	51	53,5	57	135	135,3	138	55	57,6	61	145	146,5	147
Ea = 140В Ec = -140В	50	52,2	56	128	129,7	130	54	56,1	60	139	139,7	140
Ea = 133В Ec = -147В	49	51,2	55	122	123,6	134	52	54,3	58	131	131,1	132
Ea = 154В Ec = -140В	55	55,3	58	141	142,7	143	57	59,9	63	152	153,5	154
Ea = 126В Ec = -140В	47	49	53	115	116,4	117	50	52,3	56	125	125	125

Values of output voltages at different loads and the probable supply voltage variations in the twin Inverters 2 И -1 and 2 И -3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И" are rarely used.

Unloaded Inverter (2-U)

Инвертор ненагруженный (2И)

Таблица 5.9

Питание Voltage Supply	U_H [6] Volts Low Level			U_6 [6] Volts High Level		
	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.
Ea=147в. Ec=-133в	53	55,2	59	146	146	146
Ea = 140в. Ec=-140в.	52	54,2	58	140	140	140
Ea = 133в. Ec=-147в.	50	52,8	57	132	132	132
Ea = 154в. Ec = -140в.	55	57,5	61	152	152	152
Ea = 126в Ec = -140в	47	50,2	54	125	125	125

Values of output voltages at different loads and the probable supply voltage variations in the twin Inverters 2И-1 and 2И-3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И"

Voltage levels at the outputs of Packages И-1 and И-2 (when they are operating as amplifiers) for different active loads and the possible voltage variations.

Инвертор [тощный] **Таблица 5.8**

Inverter (High Power)

Питание Voltage supply	R_H = 5ком на землю RH = 5KΩ to the ground						R_H = 5ком на источник питания RH = 5KΩ load to the Power Supply Source					
	U_{H} /В/ Volts Low Level			U_{B} /В/ Volts High Level			U_{H} /В/ Volts Low Level			U_{B} /В/ Volts High Level		
	мин	ср. зн. Mean Value	max	мин	ср. зн. Mean Value	max	мин	ср. зн. Mean Value	max	мин	ср. зн. Mean Value	max
E_a=147В E_c=-133В	30	32,8	38	94	94,8	95	70	73,7	75	146	146,6	147
E_a=140В E_c=-140В	30	32,6	38	90	90	90	68	71,6	73,5	140	140	140
E_a=133В E_c=-147В	30	32,2	38	89	89	89	67	70	71	131	131,4	132
E_a=154В E_c=-140В	32	33,7	35	101	101	101	72	75,7	78	154	154	154
E_a=126В E_c=-140В	30	31,5	32	83	83	83	65	67,7	69	125	125	125

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И" are rarely used.

47

Инвертор [мощный]

Inverter (High Power)

Table 5.7.

RH = 10K.Ω. to the Ground

R_H = 10ком на землю

RH = 10K.Ω. load to the Power Supply Source.

R_H = 10ком на источник питания

питание Voltage Supply	Uн/в/ мин	Uн/в/ ср. зн. Mean Value	Volts Low Level max.	Uв/в/ мин	Uв/в/ ср. зн. Mean Value	Volts High Level max.	Uн/в/ мин	Uн/в/ ср. зн. Mean Value	Volts Low Level max	Uв/в/ мин	Uв/в/ ср. зн. Mean Value	Volts High Level max.
Ea=147в Ec=-133в	35	38	40	114	114	114	57	61,5	63	142	142	142
Ea=140в Ec=-140в	35	37,7	39	108	108	108	56	60,2	62	135	135	135
Ea=133в Ec=-147в	35	37,5	38,5	103	103	103	56	59,2	61	128	128	128
Ea=154в Ec=-140в	36	38,7	40	118	118	118	60	63,7	65	149	149	149
Ea=126в Ec=-140в	35	37	38	98	98	98	55	58	59	122	122	122

Voltage levels at the outputs of Packages И-1 and И-2 (when they are operating as amplifiers) for different active loads and the possible voltage variations.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И [illegible]

[illegible] are usually used.

Voltage levels at the outputs of Packages И -1 and И -2 (when they are operating as amplifiers) for different active loads and the possible voltage variations.

Table 5.6.

Инвертор /мощный/
Inverter (High Power)

RH = 51 K.Ω. load to the Power supply source

RH = 51кОм на источник питания

RH = 51кОм на землю
RH = 51 K.Ω. to the Ground

Напряжение питания Voltage Supply	Uн/в/ Volts Low Level			Uв/в/ Volts High Level			Uн/в/ Volts Low Level			Uв/в/ Volts High Level		
	мин	ср.зн. Mean Value	max.	мин	ср.зн. Mean Value	max.	мин	ср.зн. Mean Value	max	мин	ср.зн. Mean Value	max.
Ea=147в Ec=-133в	40	43,7	45	136	136	136	45,5	49,6	51	145	145	145
Ea=140в Ec=-140в	40	43,7	45	130	130	130	45	49,5	51	137	137	137
Ea=133в Ec=-147в	40	43,6	45	124	124	124	45	49	51	130	130	130
Ea=154в Ec=-140в	41	45	47	145	145	145	46	50,7	53	150	150	150
Ea=126в Ec=-140в	40	43	44	117	117	117	44	47,7	49	124	124	124

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

C_H is shown in fig. 5.18.

In the cathode follower circuit the packages "И"

47

Unloaded Inverter (high power)

Таблица 5.5

Инвертор ненагруженный [мощный]

Table 5.5.

питание Voltage Supply	*Uн [в]* Volts Low Level			*Uв [в]* Volts High Level		
	min	*ср. зн.* Mean Value	*max.*	*min*	*ср. зн.* Mean Value	*max.*
E_a=147в E_c=-133в	41	45,8	47,5	143	143	143
E_a=140в E_c=-140в	41	45,6	47,5	136	136	136
E_a=133в E_c=-147в	41,5	45,5	47	130	130	130
E_a=154в E_c=-140в	42	46,7	49	150	150	150
E_a=126в E_c=-140в	41	44,7	46	124	124	124

Table 5.5. Voltage levels at the output of Packages И -1 and И -2 (when they are operating as amplifiers) for different active loads and the possible voltage variations.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Packages of И - type

3. Package И -1 The circuit - diagram of the first variant of the inverter is given in fig. 5.16. It is the circuit of an A.C. amplifier with capacitive input on the tube 6 П 3C or 6 П 6C and with external bias supply. The circuit is used for inverting and amplifying the power of the pulse signals. In this package the cathode is connected to terminal 4, anode to terminal 3. The junction ends of the resistances R_7, R_8, R_9, are connected to the terminals 8 and 10 respectively. As such this the circuit can be used as an inverter, as well as a cathode follower, depending on, whether the extra loaded resistance is switched on to the anode or to the cathode circuit, which is accomplised by the external wiring. The screen grid is joined to terminal 1 and is always connected to anode supply (divider). The capacitance C is connected to terminal 12, which is generally grounded, and is used to reduce amount of feedback on the screen grid. The initial bias is applied to the control grid through terminal 7 and through the divider R_3, R_2, and the resistance R_4 or else through terminal 6 from the external supply (divider). The input pulse is sent to terminal 5 through capacitance C_1. The resistance R_5 is connected to avoid the possible high frequency oscillations due to the positive feedback in the internal circuit of the package.

4. Package И - 2. The circuit diagram of the second variant of the inverter is given in fig.5.17. It is a D.C. amplifier circuit using either tube 6 П 3C or 6 П 6C with an external bias supply. This circuit is used in the computer for interting and for purposes of power amplification of pulses with longer duration. The anode, the cathode and extra load resistences are connected with socket terminals as in the circuit U-1 and also can be connected as an amplifier or a cathode follower.

It differs from U-1 in so far as the input pulse from terminal 5 is sent to the divider R_1, R_4, (the bias is supplied to the other side of the divider from terminal 7) and from there, it enters the control grid of the tube through R_5. The capacity C_1 is introduced for improving the pulse front at the output of the divider R_1, R_4 .

Voltage levels, obtained at the outputs of the circuits of packages U-1 and U-2 when operating as an amplifier circuit for different active loads and the probable supply voltages varrations from nominal ratings, are given in tables 5.5, 5.6, 5.7 and 5.8.

The capacitive load does not affect output levels of voltages but influences only the duration of output signal edges. The graph showing the relationship between the output signal pulse edges and the values of capacitive load

ге И - 2.

Quantity in Pieces	Type used
1	Лот-17
1	Gost
	6562 - 5
1	6562 - 5
1	
1	
1	
1	
1	
1	7159 - 54
II 1	6118 - 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

age M - 2.

	Quantity in Pieces	Type used
	1	Nov-17
I	1	Gost
		6562 - 53
I	1	6562 - 53
I	1	
	1	
I	1	
II	1	
I	1	
	1	7159 - 54
-II	1	6118 - 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...age [illegible] - 2.

	Quantity in Pieces	Type used
	1	Nov 17
I	1	Gost 6562 - 51
I	1	6562 - 51
I	1	
	1	
I	1	
I	1	
I	1	
	1	7159 - 54
-II	1	6118 - 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

age M - 2.

	Quantity in Pieces	Type used
	1	Nº 4-17
I	1	Gost 6562 - 53
I	1	6562 - 53
I	1	
	1	
I	1	
I	1	
I	1	
	1	7159 - 54
-II	1	6118 - 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

age M - 2.

	Quantity in Pieces	Type used
	1	Not-17
I	1	Cost
		6562 - 53
I	1	6562 - 53
I	1	
	1	
I	1	
I	1	
I	1	
	1	7159 - 54
-II	1	6118 - 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Quantity of Pieces	Type used
1	ЛоТУ-17
1	Coat
	6562 - 53
1	6562 - 53
1	6562 - 53
1	6562 - 53
1	6562 - 53
1	6562 - 53
1	6562 - 53
1	6562 - 53
1	6118 - 52
1	6118 - 52

3.

is gi

the t

inver

is co

R_7, R_8

circu

46

Circuit diagram of the Inverter Package И-2.



Главный конструктор машины „Урал"
(Рачеев) 6/IX-57г. /Рачеев Б.И./

№ по перечню	Обозначение	Наименование	Кол.	Примеч.
10	C2	Конденсатор КБГ-И-200-0,1-Ж	1	6П2-52
9	C1	Конденсатор КТК-18 -А-80-П	1	6П3-54
8	R9	Сопротивление ВС-2-1-7500-Ш	1	6562-53
7	R8	Сопротивление ВС-2-1-7500-Ш	1	6562-53
6	R7	Сопротивление ВС-2-1-7500-Ш	1	6562-53
5	R6	Сопротивление ВС-2-1-7500-Ш	1	6562-53
4	R5	Сопротивление ВС-1-1-4700-Ж	1	6562-53
3	R4	Сопротивление ВС-0,5-1-300-Ж	1	6562-53
2	R1	Сопротивление ВС-0,5-1-022-Ж	1	6562-53
1	Л	Лампа 6П3С	1	6562-53
				ЛоТУ-17
Регистр.№				ГОСТ 7134-54 ГОСТ 7721-55т.
Инв.№				
Разраб.	Сосков		Ячейка И-2 Схема принципиальная электрическая	4137.014 Сх.Э.
Пров.	Сабашкин			
Нач.сект.	Фомина			
Нач.к.б.	Рачеев			
Н.контр.	Сосков			Литера А
Утверд.	Рачеев			Лист 1 Листов 1

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
Жилё- 19/IX-57г. /Фомина/.

Рис. 5.17

through

of th

of pa

and th

5.5,

volta

the r

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Fig. 5.17.

Basic Circuit Diagram of the Package [illegible] - 2.

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	[illegible]	Valve 6 П 3 С	1	[illegible]
2	R1	Resistance ВС-0,5-1-0,18-I	1	Gost 6562 - 53
3	R4	Resistance ВС-0,5-1-0,22-I	1	6562 - 53
4	R5	Resistance ВС-0,5-1-300-II	1	
5	R6	Resistance ВС-1-1-4700-II	1	
6	R7	Resistance ВС-2-1-7500-III	1	
7	R8	Resistance ВС-2-1-7500-III	1	
8	R9	Resistance ВС-2-1-7500-III	1	
9	C1	Condenser КТК-16-А-30-II	1	7159 - 54
10	C2	Condenser КБГ-И-200-0,1-II	1	6118 - 52



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	Л	Valve 6П3С	1	ЛоТУ-17
2	R2	Resistance ВС-0,5-1-22000-II	1	Gost 6562 - 53
3	R3	Resistance ВС-1-1-39000-II	1	6562 - 53
4	R4	Resistance ВС-0,5-1-0,22-II	1	6562 - 53
5	R5	Resistance ВС-0,5-1-300-II	1	6562 - 53
6	R6	Resistance ВС-1-1-4700-III	1	6562 - 53
7	R7	Resistance ВС-2-1-7500-III	1	6562 - 53
8	R8	Resistance ВС-2-1-7500-III	1	6562 - 53
9	R9	Resistance ВС-2-1-7500-III	1	6562 - 53
10	C1	Condenser КБГ-U-200-0,1-II	1	6118 - 52
11	C2	Condenser КБГ-U-200-0,1-II	1	6118- 52



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

SAFETY FILM

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

S.No.	Mark	Name of the element	Quantity in Pieces	Type used
1	Л	Valve 6Г13Б	1	Лоту-17
2	R2	Resistance ВС-0,5-1-22000-II	1	Coat 6562 - 53
3	R3	Resistance ВС-1-1-39000-II	1	6562 - 53
4	R4	Resistance ВС-0,5-1-0,22-II	1	6562 - 53
5	R5	Resistance ВС-0,5-1-300-II	1	6562 - 53
6	R6	Resistance ВС-1-1-4700-III	1	6562 - 53
7	R7	Resistance ВС-2-1-7500-III	1	6562 - 53
8	R8	Resistance ВС-2-1-7500-III	1	6562 - 53
9	R9	Resistance ВС-2-1-7500-III	1	6562 - 53
10	C1	Condenser КБГ-У-200-0,1-II	1	6118 - 52
11	C2	Condenser КБГ-У-200-0,1-II	1	6118- 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

S.No.	...he element	Quantity in Pieces	Type used
1	6Г13С	1	АоТУ-17
2	...nce BC-0,5-1-22000-II	1	Gost 6562 - 53
	...ce BC-1-1-39000-II	1	6562 - 53
	...ce BC-0,5-...-0,22-II	1	6562 - 53
	...ce BC-0,5-...-300-II	1	6562 - 53
	...ce BC-1-1-...700-III	1	6562 - 53
	...ce BC-2-1-...500-III	1	6562 - 53
	...ce BC-2-1-...500-III	1	6562 - 53
10	...ce BC-2-1-...500-III	1	6562 - 53
11	КБГ-У-200-0,1-II	1	6118 - 52
	КБГ-У-200-0,1-II	1	6118- 52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

46

Fig. 5.16. Circuit diagram of the Inverter. Package И-1.



(Невский) 7.7.56г.

Снят с подлинника

Верно: конструктор КБ-2 СКБ.

Фещ- 14/II 62. Фонина

Главный конструктор машины „Урал"
(Рачеев) 1/III-57г. (Рачеев Б.И.)

Поз.	Обозначение	Наименование	Кол.	Примечание
	C_2	Конденсатор КБГ-Ч-200-0,1-Ж	1	ТУ6М-62 ГОСТ
	C_1	Конденсатор КБГ-Ч-200-0,1-Ж	1	ТУ6М-62 ГОСТ
	R_3	Сопротивление ВС-2-1-7500-Ж	1	6Б2.727-53 ОСТ
	R_4	Сопротивление ВС-2-1-7500-Ж	1	6Б2.727-53 ОСТ
	R_7	Сопротивление ВС-2-1-7500-Ж	1	6Б2.727-53 ОСТ
	R_6	Сопротивление ВС-1-1-4700-Ж	1	6Б2.727-53 ОСТ
	R_5	Сопротивление ВС-0,5-1-300-Ж	1	6Б2.727-53 ОСТ
	R_1	Сопротивление ВС-0,5-1-0,82-Ж	1	6Б2.727-53 ОСТ
	R_2	Сопротивление ВС-1-1-33000-Ж	1	6Б2.727-53 ОСТ
	R_8	Сопротивление ВС-0,5-1-22000-Ж	1	6Б2.727-53 ОСТ
	Л1	Лампа 6П3С	1	АЯ4-17

Разраб. Конструк. Технол. Нач.сект. Н.контр. Утвердил: Рачеев

Ячейки И-1 Схема принципиальная электрическая

4137.013 СхЭ

Литера | Лист | Листов: Л | 1

Fig. 5.16
Рис. 5.16

the relation between the output signal pulse edges and the values of capacitive load

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

46



(Невский) 7.7.56г.

Снят с подлинника

Верно: конструктор ИБ-2 Скб.

Фонд. Арх. 1/1 ед. хр.

(Главный конструктор машины „Урал" (Рачеев) 11/2-57г. (Рачеев Б.И.)

Поз.	Обозначение	Наименование	Кол.	Масса	Примечание
		Конденсатор КБГ-И-200-0,1-Б	1		
		Конденсатор КБГ-И-200-0,1-Б	1		
		Сопротивление ВС-2-1-7500-Б	1		
		Сопротивление ВС-2-1-7500-Б	1		
		Сопротивление ВС-2-1-7500-Б	1		
		Сопротивление ВС-1-1-4700-Б	1		
		Сопротивление ВС-0,5-1-300-Б	1		
		Сопротивление ВС-0,5-1-0,82-Б	1		
		Сопротивление ВС-1-1-39021-Б	1		
		Сопротивление ВС-0,5-1-22000-Б	1		
	Л	Лампа 6П3С	1		

Разраб. Козлов	Ячейка И-1 Схема принципиальная электрическая	4137 013 Сх9
Пров. Антонов		Литера / Лист / Листов
Н.контр. Рачеев		Л / 1

Fig. 5.16
Рис. 5.16

the relation between the output signal pulse edges and the value of capacitive load

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

If the duration of the input pulse is commensurable with the time of the switching over process in the circuit, then both the halves of the tube will be closed at the same time always and when the pulse is removed from the grids the circuit returns to the state, which is determined, by the variations in the parameters of the circuit variations in the normal characteristics of the tubes, variations in the nominal rated values of the component parts etc. When potential is restored on the grids after removing the pulse, one of the halves of the tube opens faster, and this defines the state of circuit after obtaining pulse is taken off. Usually the circuit will return to one and the same position, inherent to the given type of package. As it exists in the computer "Ural" variations in the voltage and duration of edges, amplitude of the starting signal at the anode input, never reach the maximum limiting value; when starting through grid it should be remembered that the grid, input signal amplitude should not exceed 60-70 volts, having the edge duration in between 1-1,2 micro seconds. Therefore in the counting circuits the carry pulse to the next digit (start through grid input) is usually taken from the mid point of the anode resistances and when starting from gate and inverter circuits it is connected to the external wiring in series, with capacitance C_1, the extra capacitance for decreasing the amplitude of the pulse from the output of the differentiating circuit.

The modified package T-1 is used in the register circuits of the computer. The modified package T-2 is used in the pulse decoding circuits and adding circuits.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

the value at which the closed half of the tube opens. The greater the capacity C_H, the bigger will be the amplitude of the pulse which should enter the grid of the open half from the differentiating circuit C and the bigger should be the applitude that the input pulse should have relation between the amplitude of the input signal U_{in} and the value of capacitive load C_H at start by the anode and grid inputs is given in fig.5.12, the duration of the negative edge of input pulses being equal to 1 micro sec.

The regenerative process of switching over the flip flop does not take place instantenously because of the presence of stray capacitance in the circuit and inter-electrode capacitance of the tube. Therefore, when the frequency of the input pulse changes (while other characteristics are constant), the amplitude of the starting pulse remains constant, but upto the frequency of the order of 50 kilocycles per second. When the frequency of the input signal is changed further the transient processes in the flip flop do not have time to stop fully before the next pulse comes, therefore the amplitude of the pulses should be somewhat more than at low frequencies. The relation between the amplitude of the input signal U_{in} and the frequency of the input signals "f" is given in fig. 5.13, the negative edge of input signals being equal to 1 micro sec. Similar graphs for symmetrically loaded flip flop at the supply and at earth are given in fig.5.14 and 5.15. Here starting through grid input is also distinguished comparatively less from the starting of the unloaded flip flop, and when starting through the anode input we should have bigger amplitude of the starting pulse, on the whole, due to capacitive load.

It should be noted that the flip flop does not work correctly at all values of the characteristics of input pulses higher than those in the curves, shown in figures 5.7 - 5.11. The field of operation is restricted in the upper limit also. When there is an input pulse of a very big amplitude (at sufficiently small duration of the edge) at the counting input, the flip-flop does not work reliably. It happens, because, when the amplitude and the build up speed of input signal increases, the amplitude of the pulse at the output of the differentiating circuit rises so much that (at the start through grid input) it opens both the diodes D_1 and D_2 and reduces the potential of both the grids to one and the same value.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Continuous Series(of Pulses) Table 5.15

Symmetrically loaded Непрерывная серия

Симметрично нагруженный; $C_н$=30 пф на землю. E_0 = 400 в. E_{c1} = -125 в.

Усредненная характеристика $U_m = f(\beta)$ RH = 51 KΩ

Average Characteristic $U_m = \xi (\xi_\varphi)$ CH= 30 PF.



Graph showing the relationship between the amplitude of the input signal Um and the frequency of the input signals "f".

Fig. 5.15 (Symmetrically loaded Flip-flop to the ground).

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

the value at which the closed half of the tube opens. The greater the



Рис. 5.14

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

the value at which the closed half of the tube opens. The greater the



Graph showing the relationship between the amplitude of the input signal Um and the frequency of the input signals "f".

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Continuous Series (of pulses) Fig. 5.12
Непрерывный серия
Ea=400; Eг=-100;
Усредненные характеристики Um=f(Cн)



Graph showing the relationship between the amplitude of the input signal Um and the values of the capacitive load CH Duration of the negative edge of the input pulses = 1 microsecond.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

As it follows from the description of the work of the flip flop circuit, in order to alter the state of the circuit from one to the other, a pulse of sufficient amplitude to close the open half of the tube at first to open the closed half and to start the regenerative progess should enter the grid of the open half of the tube. For this the amplitude should not be less than some minimum value at the output of the differentiating circuits C_1 R_1 or C_2 R_2 starting through the grid input and C_5, R_3, R_4, starting on the anode input. Since the amplitude of the pulse after differentiation depends on the amplitude and duration of the input pulse, there is a definite relationship between these characteristics of the input pulse, depending on which the flip-flop works steadily. In fig 5.7 there shows graph of the relationship between the amplitude of the starting signal and the duration of the negative edge of this pulse τ_0. The regions, lying higher than the given curves are the regions, in which the flip flop works steadily. Similar graphs of the mixed (active and capacitive) symmetrical and unsymmetrical loads of the flip flop are given in figs.5.8, 5.9, 5.10, 5.11 respectively. Active load changes somewhat effect the voltage level at the anodes, and consequently, the voltages on the grids of the closed tubes. The grid voltages depend on the rated value of bias voltage. Both these influences somewhat compensate each other therefore the amplitude of the grid input changes a little comparatively when the active load of the flip flop rises with simultaneous change in bias. Capacitive load makes the conditions of starting worse specially by the anode input, since there is the capacitive divider C_5, load for the pulse from the differentiating network C_5, R_3, R_4. Therefore when there is one and the same input signal at the output of the differentiating network with capacitive load is smaller than that of the output of the differentiating circuit without the capacitive load. Capacitive load influences not only the start through the anode input but also through the grid input. If the incoming pulse lowers the potential of the grid of the open half of the tube, voltage begins to rise on the anode of this half, and raises the voltage upto the cut-off voltage, entering the grid of the closed half of the tube through the dividers. At the capacitive load, the capacitive load C_H together with the anode resistence of the tube and the internal resistence of the tube are the integrating circuits. At the closing of the open half of the tube the potential on its anode grows slower than without load due to process of charging of capacity C_H. If the duration of pulsing on the grid is insufficient the potential at the anode can not rise to

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

43

RH = 51 KΩ to the ground

Input Response Curve f = 10 Kc/s

CH=(MMF) = 30

Unsymmetrically loaded Чувствительность к запуску f=10кгц.
Несимметричная нагрузка Rн=51кОм на землю Е=+100 Ес=-12.5в;
Сн=30 мкмкф.

Усредненные характеристики Um=f(τo)

43

Average Characteristic Um = f(τ_o)



Fig. 5.11 Graph showing the relationship between the amplitude of the starting signal and the duration of the negative edge of the pulse τ_o (Mixed load - Unsymmetrical).

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

As it follows from the description of the work of

Input Response Curve f = 10 KC/S RH = 51 KΩ loaded to the Power Supply Source

Unsymmetrically loaded: Чувствительность к запуску f=10кгц RH = 51 кОм на источ. питания Ea=400; Ec=-150В Cн=30 пикоф. CH = 30 M.M.F.

43



Graph showing the relationship between the amplitude of the starting signal and the duration of the negative edge of the pulse τo

Table 5.10. (Mixed load - Unsymmetrical)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Symmetrically loaded
RH = 51 KΩ to ground

Input Response Curve f = 10 KC/S
Чувствительность к запуску f=10кгц. CH = 30 μμF.
Симметричная нагрузка R_H=51ком на зажим. E_a=140; E_{c2}=125в C_H=30μμФ
Усредненные характеристики U_m=f(τ_0)



Table 5.9 Graph showing the relationship between the amplitude of the ~~negative~~ starting signal and the duration of the negative edge of the pulse τ_0. (Mixed load - Symmetrical)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

43

Table 5.8

Input Response Curve f = 10KC/S

Чувствительность к запуску f=10КГЦ = 51К.Ω loaded to Symmetrically loader Симметричная нагрузка Rн=51кОм по цепи питания Ea=1кВ, Cн=30 пикоф the Power

Усредненные характеристики Um=f(τo) Supply Source

Average Charateristic UM = ½(τo) CH = 30 MMF.



Graph showing the relationship between the amplitude of the starting signal and the duration of the negative edge of the pulse τo (Mixed load - Symmetrical)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

As it follows from the description of the work

43

Fig. 5-7

Input response Curve f = 10 KC/S

Чувствительность к запуску f=10кгц.

While running idle Холостой ход E_{a}=140в; $E_{см}$=140в;

Усредненные характеристики $U_m = f(\tau_0)$

Average Characteristic $U_m = f(\tau_0)$



Graph showing the relationship between the amplitude of the starting signal and the duration of the negative edge of the pulse τ_0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

43

T – Type Package

Ячейки типа Т

E_g=140В E_c=-140В

Усредненные характеристики $\tau = f(C_н)$ $\bar{\tau} = f(CH)$



Рис. 5.6

Graph showing the relationship between the output pulse edges and the values of the capacitive load.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Designation and the nominal ratings of the remaining component parts are same as in T-1.

For signalling the state of the circuits T-1 and T-2 the neon tube A_2 (type MH-8) has been introduced which glows whenever there is a high voltage on the left hand anode (at the "1" state of the circuit) and it stops glowing whenever there is a low voltage (at the "0" state). The tube is fixed in the socket on the front side on the panel of the package and can be seen from the front of the rack.

Voltages, given above at different points of the circuits T-1 and T-2 are approximate and hold good only for nominal rated values of the supply voltages and the characteristics of the component parts, used in the circuit, when the outputs are not loaded. If any of the nominal ratings is changed the voltages will be different, but the operation of the circuit does not change in principle.

The flip flop circuits are so designed and constructed that even at the most unfavourable variations of the characteristics of the component parts from their nominal ratings and at changes of upto ±10% in one (any) of the voltage supplies or at the simultaneous change in anode voltage and bias voltage by 5% on the opposite side, the flip flop would continue normal work when the input pulse is present the amplitude and the edge of which have considerable importance.

The values of output voltage levels of an unloaded flip flop (T-I and T-2) for different combinations of supply voltage are given in the table 5.2.

When the active load, connected with the supply or earth, is connected to the outputs of the flip-flop, the output levels of the voltage change. In this the recommended nominal rated value of the bias voltage changes (at the load of 51 KΩ to the power supply E rated bias - 150V.; at the load of 51 KΩ to each, E rated bias = -125V.). Output levels of a symmetrically loaded flip flop are given in the tables 5.3 and 5.4.

When the capacitive load is switched to the outputs of the flip flop, the output levels of the voltage do not change, but the durations of edges of the output pulses change when the flip flop changes from one state to another. The relation between the output pulse edges and the value of capacitive load is given in fig.5.6.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Designation and the nominal ratings of the remaining component parts

Trigger

Триггер

RH = 51 KΩ to the ground R_H = 51 ком. на землю

Symmetrically loaded Flip-Flop Симметричная нагрузка.

Таблица 5.4

Table 5.4

Питание Supply Voltages	U_K (в) Volts Low Level			U_B (в) Volts High Level		
	min.	ср.зн. Mean Value	max.	min.	ср.зн. Mean Value	max.
Ea= 140 в Ec= -125 в	46	48,3	50	98,5	99,5	101
Ea= 147 в Ec= -118 в	46,5	49,6	51	103	104,1	105,5
Ea= 133 в Ec= -132 в	44,5	47	49,5	93	93,8	95
Ea= 154 в Ec= -125 в	49	51,5	54,5	106	107,4	108,5
Ea= 126 в Ec= -125 в	41,5	44,5	47	86	87,3	88,5

Table 5.4 Output Levels of a Symmetrically loaded Flip-flop.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Designation and the nominal ratings of the remaining component parts

42

Trigger RH = 51 K.Ω. load to the Power Supply Source
Symmetrically loaded Flip-Flop.

Триггер

R_H = 51 ком на источник питания
Симметричная нагрузка.

Таблица 5.3
Table : 5.3.

Питание Voltage supply	U_H (в) volts low level			U_B (в)		Volts High Level
	min.	ср. зн. Mean Value	max.	min.	ср. зн. Mean Value	max.
E_a = 147 в E_c = -143 в	57	61,8	65	128	128,8	130
E_a = 140 в E_c = -150 в	56	60,1	64	123	123,6	125
E_a = 133 в E_c = -157 в	55	58	60	115	115,8	117
E_a = 154 в E_c = -150 в	60	64,6	68	135	135	135
E_a = 126 в E_c = -150 в	52	54,9	57	108	108	108

Table 5.3 Output Levels of a symmetrically loaded Flip-flop.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

42

Designation and the nominal ratings of the remaining component parts

42

Ненагруженный триггер.

Unloaded Trigger

Таблица 5.2

Table : 5.2.

Питание Voltage supply	$U_н$ (в) volts low level			$U_в$ (в) Volts High Level		
	min	Ср.зн. Mean Value	max.	min	Ср. зн. Mean Value	max.
E_a = 140 в V E_c = -140 в V	50	52,7	55	117,5	120,1	125
E_a = 147 в V E_c = -133 в V	49	54	57	125	125,6	130
E_a = 133 в V E_c = -147 в V	48	50,6	53	112	113	116
E_a = 154 в V E_c = -140 в V	52	55,6	59	130	130,3	131
E_a = 126 в V E_c = -140 в V	45	48,8	51	107	107,5	108

Values of output voltage levels of an unloaded Flip-flop(T-1 & T-2) for different combinations of supply voltages.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

42

Trigger RH = 51 K.Ω. load to the Power Sup... Symmetrically loaded Flip-

Триггер

$R_н$ = 51 ком на источник питания
Симметричная нагрузка.

Таблица 5.3
Table : 5.3.

Питание Voltage supply	$U_н$ (в) volts low level			$U_в$ (в)		Volts High Level
	min.	Ср. зн. Mean Value	max.	min.	Ср. зн. Mean Value	max.
E_a= 147 в E_c= -143 в	57	61,8	65	128	128,8	130
E_a= 140 в E_c= -150 в	56	60,1	64	123	123,6	125
E_a= 133 в E_c= -157 в	55	58	60	115	115,8	117
E_a= 154 в E_c= -150 в	60	64,6	68	135	135	135
E_a= 126 в E_c= -150 в	52	54,9	57	108	108	108

Table 5.3 Output Levels of a symmetrically loaded Flip-flop.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

42

Ненагруженный триггер.

Unloaded Trigger

Таблица 5.2

Table : 5.2.

Питание / Voltage supply	$U_н$ (в) volts low level			$U_в$ (в) Volts High Level		
	min	ср.зн. Mean Value	max.	min	ср. зн. Mean Value	max.
E_a = 140 в V E_c = -140 в V	50	52,7	55	117,5	120,1	125
E_a = 147 в V E_c = -133 в V	49	54	57	125	125,6	130
E_a = 133 в V E_c = -147 в V	48	50,6	53	112	113	116
E_a = 154 в V E_c = -140 в V	52	55,6	59	130	130,3	131
E_a = 126 в V E_c = -140 в V	45	48,8	51	107	107,5	108

Values of output voltage levels of an unloaded Flip-flop(T-1 & T-2) for different combinations of supply voltages.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Name of the element	Quantity in pieces	Type used
Industrial Coil	1	F456200
Induction Coil	1	F456200
6H8C type Valve	1	TT 5838-1
Neon Lamp MH-8 Type	1	TY-N-1-1 MPT
Resistance B.C.O,5-1-22000-I	1	Cost 6562-5
Resistance B.C.O,5-1-30000-I	1	"
ResistanceB.C.O,5-1-0,12-I	1	"
Resistance B.C.O,5-1-0,18-I	1	"
Resistance B.C.O,5-1-0,8-I	1	"
Resistance B.C.O,5-1-0,3-I	1	"
Resistance B.C.O,5-1-0,3-I	1	"
Resistance B.C.O,5-1-0,62-III	1	"
Resistance B.C.1-1-1000-I	1	"
Resistance B.C.1-1-3000-I	1	"
Resistance B.C.1-1-3000-I	1	"
Resistance B.C.1-1-10000-I	1	"
Resistance B.C.1-1-10000-I	1	"
Condenser KTK-1δD-30-I	1	Cost 7159 -
Condenser KTK/δ D-30-II	1	"
Condenser KTK/δ D-30-II	1	"
Condenser KTK/δ D-100I	1	"
Condenser MBGP-3-2006-1-II	1	Cost 7112 -
Diode D4 Group 331	1	
Diode D4 Group 331	1	
Diode D4 Group 331	1	
Diode D4 Group 331	1	
Diode D4 Group 331	1	

To accelerate the process of changing the circuit from one state to another the correcting capacitances C_3 and C_4 as well as inductances and $L_1 L_2$ are employed in the circuit. The diode D_5 is used for "clearing" the flip flop when there is a high potential present (not less than 120V) at the pin 8 (input for clearance), D_5 is closed at any state of the circuit and the circuit works as described above. If low potential (not more than 70v.) is supplied from a source of sufficient power to the input for clearance low potential will be set up on the left anode, independent of pulses, entering other inputs, i.e. the circuit will be in the "0" state.

Output voltages of the flip flop can be obtained from the pin 5 ("1" output) and 2 ("0" output). If lesser voltage drops are required pulses can be obtained from the points between the anode resistances from the pins 4 and 3. At this moment the flip flop permits heavy load.

2. Package T-2 The basic circuit deagram of the package of the counter (T-2) is given in fig.5.5. This circuit is the second variant of the flip flop, is built similar to the circuit T-1 and is distinguished only by the fact that the it has in place of separate networks for a common network for start, through the grid C_1, R_1, D_1, D_2.

When negative voltage changes cometo pin 12, there appear at the output of the differentating network C_1 R_1, narrow positive and negative voltage pulses, corresponding in time to the positive and negative voltage drops at terminal 12. At the output C_1, R_1 the potential set-up is equal to zero on the left grid (in "Zero" state) also zero on the right grid, minus 17V. Consequently, the positive pulse from C_1 R_1 does not pass through D_1 and D_2 the negative pulse does not open D_1 but passes through D_2 and lowers the potential of the left hand grid, causing a regenerative process of change of the circuit into "1" state. The following positive pulse also will not influence the state of the circuit, and the negative pulse will not influence the left hand grid [diode D_2 is closed in "1"(unit)state] but will bring forth a potential fall in the right hand grid (in the "1" state the potential on it is equal to zero.

Thus when each negative going voltage impulse enters the pin 12 (grid counting input) the circuit will change from one state to the other. When similar pulses enter the pin 6, the circuit will work like the circuit T-1.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

S.No.	Mark	Name of the element	Quantity in pieces	Type used
1	L1	Industrial Coil	1	F4562006
2	L2	Induction Coil	1	F4562006
3	Л 1	6H8C type Valve	1	TY 5838-a
4	Л 2	Neon Lamp MH-8 Type	1	TY-N-1-19e MPT
5	R1	Resistance B.C.O,5-1-22000-I	1	Gost 6562-53
6	R3	Resistance B.C.O,5-1-30000-I	1	"
7	R4	ResistanceB.C.O,5-1-0,12-I	1	"
8	R5	Resistance B.C.O,5-1-0,18-I	1	"
9	R6	Resistance B.C.O,5-1-0,8-I	1	"
10	R7	Resistance B.C.O,5-1-0,3-I	1	"
11	R8	Resistance B.C.O,5-1-0,3-I	1	"
12	R9	Resistance B.C.O,5-1-0,62-III	1	"
13	R10	Resistance B.C.1-1-1000-I	1	"
14	R11	Resistance B.C.1-1-3000-I	1	"
15	R12	Resistance B.C.1-1-3000-I	1	"
16	R13	Resistance B.C.1-1-10000-I	1	"
17	R14	Resistance B.C.1-1-10000-I	1	"
18	C1	Condenser KTK-1 δ D-30-I	1	Gost 7159 - 54
19	C3	Condenser KTK/ δ D-30-II	1	"
20	C4	Condenser KTK/ δ D-30-II	1	"
21	C5	Condenser KTK/ δ D-100I	1	"
22	C6	Condenser MBGP-3-2006-1-II	1	Gost 7112 - 54
23	D1	Diode D4 Group 331	1	
24	D2	Diode D4 Group 331	1	
25	D3	Diode D4 Group 331	1	
26	D4	Diode D4 Group 331	1	
27	D5	Diode D4 Group 331	1	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig 5.5.

Basic Circuit Diagram of the Package T-2(Flip-Flop)



Рис. 5.5

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Fig 5.5. 41

Basic Circuit Diagram of the Package T-2(Flip-Flop)



Главный конструктор машины „Урал"
(Попов) 1/9-57г. (Попов Б.И.)

27	Д5	Диод Д9-3Б тр.	1		
26	Д4	Диод Д9-3Б тр.	1		
25	Д3	Диод Д9-3Б тр.	1		
24	Д2	Диод Д9-3Б тр.	1		
23	Д1	Диод Д9-3Б тр.	1		
22	С8	Конденсатор КТ6-77-1-20051-Г	1	1500 пФ	
21	С7	Конденсатор КТП-ИГ-50-1	1	2200 пФ	
20	С4	Конденсатор КТП-ИГ-50-1	1	2200 пФ	
19	С3	Конденсатор КТП-ИГ-50-1	1	2200 пФ	
18	С1	Конденсатор КТП-ИГ-50-1	1	2200 пФ	
17	R8	Сопротивление БЛ1-10000-1	1	6,65 кОм	
16	R7	Сопротивление БЛ1-10000-1	1	6,65 кОм	
15	R6	Сопротивление БЛ1-3000-1	1	1,96 кОм	
14	R5	Сопротивление БЛ1-3000-1	1	1,96 кОм	
13	R10	Сопротивление БЛ1-1000-1	1	665 Ом	
12	R9	Сопротивление МЛТ-0,25-2	1	665 Ом	
11	R4	Сопротивление МЛТ-0,25-1	1	665 Ом	
10	R3	Сопротивление МЛТ-0,25-1	1	665 Ом	
9	R2	Сопротивление МЛТ-0,25-1	1	665 Ом	
8	R1	Сопротивление МЛТ-0,25-1	1	665 Ом	
7	К1	Сопротивление МЛТ-0,25-1	1	665 Ом	
6	К2	Сопротивление БС4Т1-3000-1	1	1,96 кОм	
5	Л	Сопротивление БС4Т1-1000-1	1	665 Ом	
4	Ла	Частица лампа ЛМ-2	1	2,5 В	
3	Ф	Лампа 6Н1П	1	6,3 В	
2	Ла	Панелька цоколевочная	1	МЛ 6П2П	
1	Ла	Панелька цоколевочная	1	МЛ 6П2П	
Поз.	Обозначение	Наименование	Кол.	Материал	Примечание

Снят с подлинника
Верно: конструктор КБ-2 СКБ.
Жилкина 15/2-58г. Жилкина Б.

(Забелина) 11.7.58г.

| | | | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

nt	Type used	Quantity in pieces	
	TV 5038a	1	
	TIN-1-3-19e		
	MPTT	1	
2000-I	Gost		
	6562 - 53	1	0,022 M
2000-I	"	1	0,022 M
0000-I	"	1	0,03 M
,12-I	"	1	0,12 M
,18-I	"	1	0,18 M
,18-I	"	1	0,18 M
,3-I	"	1	0,3 M
,3-I	"	1	0,3 M
,62-III	"	1	0,62 M
0-I	"	1	0,001 M
0-I	"	1	0,003 M
0-I	"	1	0,003 M
00-I	"	1	0,01 M
00-I	"	1	0,01 M
	"	1	30
	7159 - 54		
	"	1	30
	"	1	30
	"	1	30
I	"	1	100
0-1-II-B	"	1	1
	7112 - 54		
	-	1	-
	-	1	-
	-	1	-

of lowering of voltage at the input of the divider R_5, R_8. The subsequent change of voltage takes place in an increasing degree until the left half is fully closed, and the right one opens (Unity state). Thus a voltage of about 120V and about 55V are set up on the left & right anodes respectively. Further negative pulses from $C_1 R_1$ do not influence the state of the circuit, since on the left grid the potential of the order of minus 17V is set up and the diode D_1 is closed, both for positive and negative pulses.

If after these, it pulses voltages pulses are supplied to the pin 10 in the form of voltage impulse changes, short voltage ~~pulses~~ pulses will appear at the output of the differentiating circuit $C_2 R_2$. As in the former case, negative voltage changes start a regenerative process terminating by the right half and opening the left half of the tube. At this moment the flip flop goes over to the "0" state. When there is a voltage drop at the pin 6 (counting input) narrow positive and negative pulses, of amplitudes upto 60v, appear at the output of the differentiating circuit $C_5 R_3 R_4$ and enter the diodes D_4 and D_3. Let us assume that the flip flop is in the "0" state, at the anode of the left half the potential is 55V and at the right anode the potential is 120V. The potential set-up at the divider $R_3 R_4$ is equal to the potential of the anode of the tube on the right ~~(~~ 120v. Thereby the diode D_3 is closed, since a voltage of 65v, is applied to it in the reverse direction. The incoming pulses, positive as well as negative, do not open it, and hence, do not influence the voltage on the left anode. The diode D_4 closes when the positive pulses come and opens when the negative pulses from the differentiating network $C_5 R_9 R_4$. Consequently the positive pulse, does not influence the state of the circuit, but a negative one lowers the voltage of the anode of the right half of the tube. This voltage fall is transmitted through the divider $R_5 R_8$ to the grid of the left (open) half, and it begins to close due to regenerative process and thus returning the flip flop to the "1" state. When the ~~following~~ next negative pulse comes from $C_5 R_3 R_4$ the diode D_3 opens, since the left anode in the "1" state there is a high voltage on the right low voltage. This pulse reduces the voltage of the left anode and does not influence the voltage of the right anode. At this moment the circuit changes over to the "0" state etc. Thus, when the negative voltage drops come to the counting input the flip flop circuit will every time change over to the state, opposite to the preceding one.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Mark	Name of the element	Type used	Quantity in pieces	
Л 1	Valve 6H8C	TY 5038a	1	
Л 2	Neon Lamp MH-8	TYN-1-3-19e		
		MPTY	1	
R1	Resistance BC-0,5-1-22000-I	Gost 6562 - 53	1	0,022 MΩ
R2	Resistance BC-0,5-1-22000-I	"	1	0,022 MΩ
R3	Resistance BC-0,5-1-30000-I	"	1	0,03 MΩ
R4	Resistance BC-0,5-1-0,12-I	"	1	0,12 MΩ
R5	Resistance BC-0,5-1-0,18-I	"	1	0,18 MΩ
R6	Resistance BC-0,5-1-0,18-I	"	1	0,18 MΩ
R7	Resistance BC-0,5-1-0,3-I	"	1	0,3 MΩ
R8	Resistance BC-0,5-1-0,3-I	"	1	0,3 MΩ
R9	Resistance BC-0,5-1-0,62-III	"	1	0,62 MΩ
R10	Resistance BC-1-1-1000-I	"	1	0,001 MΩ
R11	Resistance BC-1-1-3000-I	"	1	0,003 MΩ
R12	Resistance BC-1-1-3000-I	"	1	0,003 MΩ
R13	Resistance BC-1-1-10000-I	"	1	0,01 MΩ
R14	Resistance BC-1-1-10000-I	"	1	0,01 MΩ
C1	Condenser KTK-1Б-30-I	"	1	30 PF
		7159 - 54		
C2	Condenser KTK-1Б-30-I	"	1	30 PF
C3	Condenser KTK-1Б-30-I	"	1	30 PF
C4	Condenser KTK-1Б-30-I	"	1	30 PF
C5	Condenser KTK-1Б-100-I	"	1	100 PF
C6	Condenser МБГП -3-200-1-II-B	"	1	1 MF
		7112 - 54		
D1	Diode D-4-331	-	1	-
D2	Diode D-4-331	-	1	-
D3	Diode D-4-331	-	1	-
D4	Diode D-4-331	-	1	-
D5	Diode D-4-331	-	1	-
L1	Induction Coil 4562006	Ф 4562006	1	3,5 MH
L2	Induction Coil	Ф 4562006	1	3,5 MH

...ng of voltage at the input of the ...
...voltage takes place in an increasi...
...ly closed, and the right one opens (Un...
...and about 55V are set up on the left &...
...gative pulses from $C_1 R_1$ do not influence ...
...the left grid the potential of the order of ...
...is closed, both for positive and negative pu...
...If After these pulses voltages are ...
...form of voltage changes, short voltage ...
...of the differentiating circuit $C_2 R_2$. As ...
...changes start a regenerative process termin...
...the left half of the tube. At this the fli...
...then there is a voltage drop at the pin 6 (...
...and negative pulses, of amplitudes upto 60v...
...differentiating circuit $C_5 R_3 R_4$ and enter ...
...assume that the flip flop is in the "0" sta...
...the potential is 55V and at the right anode ...
...potential set-up at the divider $R_3 R_4$ is e...
...of the tube on the right ~ 120v. Thereby ...
...voltage of 65v, is applied to it in the re...
...positive as well as negative, do not open ...
...voltage on the left anode. The diode D_4 c...
...and opens when the negative pulses from th...
...consequently the positive pulse, does not ...
...but a negative one lowers the voltage of t...
...tube. This voltage fall is transmitted th...
...grid of the left (open) half, and it begi...
...and thus returning the flip flop to the "...
...pulse comes from $C_5 R_3 R_4$ the diode D_3 op...
...state there is a high voltage on the right ...
...voltage of the left anode and does not in...
...At this the circuit changes over to the ...
...voltage drops come to the counting input ...
...change over to the state, opposite to th...

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Mark	Name of the element		Type used	Quantity in pieces	
Л 1	Valve 6H8C		TY 5038a	1	
Л 2	Neon Lamp MH-8		TYH-1-3-19e MPTY	1	
R1	Resistance BC-0,5-1-22000-I		Cost 6562 - 53	1	0,022 MΩ
R2	Resistance BC-0,5-1-22000-I		"	1	0,022 MΩ
R3	Resistance BC-0,5-1-30000-I		"	1	0,03 MΩ
R4	Resistance BC-0,5-1-0,12-I		"	1	0,12 MΩ
R5	Resistance BC-0,5-1-0,18-I		"	1	0,18 MΩ
R6	Resistance BC-0,5-1-0,18-I		"	1	0,18 MΩ
R7	Resistance BC-0,5-1-0,3-I		"	1	0,3 MΩ
R8	Resistance BC-0,5-1-0,3-I		"	1	0,3 MΩ
R9	Resistance BC-0,5-1-0,62-III		"	1	0,62 MΩ
R10	Resistance BC-1-1-1000-I		"	1	0,001 MΩ
R11	Resistance BC-1-1-3000-I		"	1	0,003 MΩ
R12	Resistance BC-1-1-3000-I		"	1	0,003 MΩ
R13	Resistance BC-1-1-10000-I		"	1	0,01 MΩ
R14	Resistance BC-1-1-10000-I		"	1	0,01 MΩ
C1	Condenser KTK-1B-30-I		" 7159 - 54	1	30 PF
C2	Condenser KTK-1B-30-I		"	1	30 PF
C3	Condenser KTK-1B-30-I		"	1	30 PF
C4	Condenser KTK-1B-30-I		"	1	30 PF
C5	Condenser KTK-1B-100-I		"	1	100 PF
C6	Condenser MSTN-3-200-1-II-B		" 7112 - 54	1	1 MF
D1	Diode D-4-331		-	1	-
D2	Diode D-4-331		-	1	-
D3	Diode D-4-331		-	1	-
D4	Diode D-4-331		-	1	-
D5	Diode D-4-331		-	1	-
L1	Induction Coil	4562006	Ф 4562006	1	3,5 MH
L2	Induction Coil		Ф 4562006	1	3,5 MH

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

46

Basic Circuit Diagram of the PackageT-1 (Flip-Flop).

Fig. 5.4.



Рис. 5.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

46

Basic Circuit Diagram of the PackageT-1 (Flip-Flop).

Fig. 5.4.



Рис. 5.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Basic Circuit Diagram of the PackageT-1 (Flip-Flop).

Fig. 5.4.



Рис. 5.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Packages of type T.

1. Package T-1 The basic circuit diagram of the package of the flipflop (T-1) is given in fig.5.4. The flipflop used in the computer "Ural" is an electronic circuit with two stable states, using a double triode of 6H8C type, with grid bias from an external supply (to the pin 7). The cathode of the tubes are earthed (pin 11). The symetrical anode resistances R_{11}, R_{13} and R_{12} and R_{14} are placed in the anode circuits of both the halves of the tube. The voltage feedback is effected through the dividers R_5, R_8 and R_6, R_7 and by connecting the anode with the grid of the opposite half of the tube. Anode voltage is supplied from the pin 1 through the decoupling network R_{10}, C_6 which eliminates mutual influences of the circuits of the computer through anode circuits. The state of the flip flop at which the left half of the tube is open, is taken for "Zero"; thereby, a voltage of the order of 55v. is setup on the anode of the left half. On the grid of the right half, a voltage potential of the order of minus 17v. is set up through the divider R_6, R_7 and it (the right half) is closed. At this anode there will be a voltage of the order of 120V. on the anode of the right half, and through the dividers R_5, R_8 left half of the tube will be in the open state. The circuit will be in such a state until pulses begin to come to one of the inputs. On pulsing at pin 12 ("Unity" input) the flipflop goes over to the "1" state. At this the circuit works in the following way: pulses from the pin 12 enter the differentiating net work C_1, R_1 at the input of which these appear narrow positive and negative pulses with the amplitude of the order of 15V. corresponding in time to the positive and negative voltage drops on the pin 12. Since in the grid of the open left side of the tube the voltage (due to grid current) is nearly equal to 0, and the potential set up at the output of the differentiating network C_1 R_1 is also equal to 0, the diode D_1 is closed at the presence of positive pulse at C_1 R_1 and there is no change of potential on the left grid. The diode D_1 has been introduced for eliminating the influence of positive potential drops on the flip flop. At the presence of negative pulse at C_1 R_1 the diode D_1 opens and the potential of the left grid falls. Thereby the lefthalf of the tube is closed. The voltage at its anode begins to rise. It, in its turn, via the divider R_6, R_7 makes the right half open, lowers the voltage at its anode (of the R. h.) and causes further lowering of the voltage on the left grid because

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

34: Сх 112	1			Приме employed
35: Сх 113	1			в АУ in AD
36: Сх 114	10			-"- в АУ in AD.
37: Сх 115	1			-"- в НМБ in MDS
38: Сх 116	1			-"- в УУ in CD
39: Сх 117	1			-"- в УУ in CD
40: Сх 118	1			-"- в УУ in CD
41: 2Г-1	6			-"- в УУ in CD
				-"- в УУ, in CD
				in Pr D in CRD
42: УВ-1	21			-"- в НМБ in MDS
43: УВ-2	20		47	
44: УВ-3	3			-"- в НМЛ in MTS
45: УВ-4	3			
46: УЗ-1	18			-"- в НМБ in MDS
47: УЗ-2	3		21	-"- в НМЛ in MTS
48: КЗ-1	18			-"- в НМБ in MDS
49: КФ	27			-"- в НМБ in MDS
50: ВЯ-1	33			in the devices
51: ВЯ-4	11		61	of Pr D,
52: ВЯ-5	1			-"- в устр. питания, ПУ CRD, PF
53: ВЯ-7	16			КСУ, КФУ, КУ KD
54: 2Сч	28		28	-"- в ПУ, in Pr D
				КСУ in CRD
55: 4Рг-1	19			-"- в ПУ in PrD
56: 4Рг-2	12		31	-"- в КСУ in CRD
57: Сх-147	1			-"- в КСУ in CRD
58: Ср	11			-"- в КСУ CRD

5.2 СХЕМЫ ТИПОВЫХ ЯЧЕЕК И ИХ ХАРАКТЕРИСТИКИ

Для питания схем типовых ламповых ячеек приняты следующие номиналы питающих напряжений: анодное напряжение - +140 вольт постоянного тока; напряжение смещения - -140 вольт постоянного тока; напряжение накала - 6,3 вольта переменного тока.

Для стандартизации панелей, куда вставляются ячейки, в большинстве ячеек принята одинаковая разводка

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

39

39

39

l list of the Packages employed in the computer Таблица 5.1
Table

No.	Name of the Package	Number of Packages	Total number of this particular Type.	Comments.
1	T-1	88	340	
2	T-2	252		
3	И-1	43	97	
4	И-2	54		
5	Ф-1	1		
6	Ф-2	8		
7	Ф-3	10		
8	Ф-4	4	89	
9	Ф-5	34		
10	Ф-6	4		
11	Ф-7	28		
12	2И-1	29		
13	2И-3	146		
14	2И-4	36	211	
15	2И-5	6		
16	ТШ	5		
17	Од	14		
18	Сх 101-1	3		
19	Сх 101-2	16	38	
20	Сх 101-3	9		
21	Сх 101-4	10		
22	Сх 102	19		
23	Сх 103-1	6	33	
24	Сх 103-2	27		
25	Сх 104-1	4		
26	Сх 104-2	4	8	
27	Сх 105	9		
28	Сх 106	10		
29	Сх 107	18		Применяются в АУ
30	Сх 108	1		-"- в АУ in AD
31	Сх 109	1		-"- в АУ in AD
32	Сх 110	1		-"- в АУ in AD
33	Сх 111	1		-"- в АУ in AD

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Chapter V.

Packages of the Computer

5.1. Types and number of packages.

Structually a package of the computer is a plastic plate, on which circuit components are connected on to metallic pins (terminals). On one side a metallic panel tube socket and a neon lamp socket (or without any socket) are fixed on the other side there is a 12-pin plug socket. Every package has a letter symbol in accordance with the circuit, fitted in the package, and the ordinal manufacturing number of the factory. Type marking of the package and the ordinal number are engraved on the plate. The general view of the packages with tubes and packages without tubes is shown in fig.5.1 and 5.2. Besides the said one-plug packages, tubeless packages with four 12-pin plugs are used, the general view of which is given in fig. 5.3. At the time of work, the packages are set into the plug of the panels and are fixed there with spring locks. All packages of the computer are conventionally divided into groups-typical and non-typical.

Packages, used in some devices of the computer are classed under typical and those which are used only in individual devices are classed under non-typical packages.

In the computer there are in total 996 packages, 838 of which are with tubes, and 158 are without tubes. A general list of typical and non-typical packages and their total in the computer are given in the table 5.1.

In this chapter, only typical packages will be described, and the non-typical ones will be described along with the devices, in which they are used.

5.2. Circuits of the typical packages and their characteristics

In the circuits of the typical packages with tubes, the following supply voltages (nominal ratings) are used: anode voltage +140V. D.C.; bias voltage - 140V. D.C.; filament voltage - 6.3V. A.C.

For standardization of sockets where in the packages are fitted in most cases the same power supply distribution along the pins of the sockets are used: anode voltage is supplied through pin 1, earth - through pin 11, bias voltage - through pin 7, filament voltage - through pin 9. In the plugs of the panels, on the terminals of which some of the indicated voltages should be absent, the connecting pins through which the corresponding voltages would be supplied are removed.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

19. Multidigit shifer consists of a network of counters (Flip-flops) interconnected through the delay circuits in such a way that when pulses are sent successively ~~pulsing~~ to the shifting input, the word, set on the counters, will be shifted to the left or to the right (depending on the circuit) by the number of digits corresponding to the number of emitted pulses at the input.

The multidigit shift circuit is similar to the Adder. For clearing, ~~the~~ shift pulses along with pulses having lesser time delay duration ~~kkw~~ between the flip-flop stages, are applied. The symbol and block diagram of the multidigit shifter are given in fig 4.19.

A table summerising the symbols used in the functional diagrams of the computer "Ural" is given in figs. 4.20 - 4.28.

———

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

19. Multid[illegible]ifter consists of a network of [illegible]ers (Flip-flops) i[illegible]cted through the delay c[illegible]n such [illegible]the [illegible]be shifted to [illegible]by the number [illegible]ses at the [illegible]he Adder. [illegible]g lesser time [illegible]pplied. The [illegible]e given in [illegible]unctional [illegible]0 - 4.28.

1	2	3
Генератор импульса Pulse Generator	Output Pulse Выходы ГИ Вход для запуска Input for Triggering	Вырабатывает одиночные импульсы нужной полярности. (левый выход - положительные, правый - отрицательные) Produces Single Pulses of required polarity (positive pulses appear at the left hand side output and negative pulses at the right hand side output.
Одноразрядный р-ичный ручной набиратель Single digit Radix manual Setter.	Output Signal. Выход НБр	With the help of the manual setter combination of signals are produced, which correspond to the words, in any system of writing. Qualitatively manual setter can be employed in the form of tumbler switches press button keys fixed keys etc.
Многоразрядный р-ичный ручной набиратель Multi digit Radix manual setter.	Output Выходы nНБр	

Рис. 4.28

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Кнопка sh-button Switch	Output Выход Кн	
Переключатель Switch	Output Выходы Пк	
Многоразрядный сумматор Multi digit adder	Output Выходы nСм Input Signal for Clearance. Вход для сброса Входы Input Signal	

Рис. 4.27

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Схема задержки Delay Circuit	Output Signal Выход Сз-к Вход Input Signal	К- время задержки в мк сек. K-Time Delay in micro seconds
Дифференцирующая схема Differenciating Circuit	Output Signal Выход ДС Вход Input Signal	Рисунок импульса на выходе дифференцирующей схемы показывает, какой фронт входного импульса используется (не заштрихнутый). Shape of the resulting pulse at the output of the differenciating circuit,(uncrossed) from an input pulse.
Генератор сигналов Signal Generator	Output Signal Выход ГС	Вырабатывает периодические сигналы: синусоидальные, пилообразные, прямоугольные и т.п. Periodical Signal Simusoidal, Saw tootted, Square etc., are produced.

Рис. 1.26

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

37

1	2
Одноразрядный двоичный счётчик Single digit Binary Counter	Output Signal Выходы Сч Grid input Input for clearance анодный вход Anode input Signal
Многоразрядный двоичный счётчик Multi digit binary counter.	Output SignalS Выходы nСч Grid input Signal Вход анодные Входы Input Signal for clearance Anode input Signal
Многоразрядный сдвигатель ulti digit Shifter	Output Signals Выходы Output Signal Выход nСд Input Signal Shift Signal Входы Input Signal

When the counter is cleared off (initial "zero" state) output on the left hand side is at low level and the output on the right hand side is at high level).

Grid input qualitatively such counter can be employed in typical units as in T-2.

Рис. 4.25

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Избирательная схема на n выходов Decorder Circuit with P-outputs	Output Signal Выходы UCn Входы Input Signal	
Одноразрядный регистр Single digit Register	Output Signal Grid Input Signal Выходы Сеточный вход Pr Grid input Signal Сеточный вход Input for clearance Анодный вход Anode input Signal	When a register is in the initial zero state, the output on the left hand side is at low level and the output on the right hand side is at high level. Qualitatively this register can be employed in typical units such as T-1, T-2, T-3.
Многоразрядный регистр Multi digit Register	Output Signals Выходы Grid input Signal Сеточный вход nPr Grid input Signal Input Signal for Clearance Анодные входы Anode input Signal	

Рис. 4.24

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Iterated network of gates with a common control signal input. Цепочка n клапанов с общим управляющим входом		
Одноразрядная схема сравнения Single digit comparision circuit		
Многоразрядная схема сравнения Multi digit comparision circuit		

Рис. 4.23

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Схема совпадения на m входов Coincidence Circuit with m-inputs	Output Signal Выход Сnm Входы Input Signals	
Цепочка n схем совпадения на m входов Iterated network of n-coincidence circuits with m-inputs	Output Signal Выход nCnm Входы Input Signals	
Клапан Gate	Output Signal Выход Control Signal K Управляющий вход Вход Input Signal	

Рис. 4.22

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Цепочка n-инверторов Iterated network of M-inverters		
Собирательная схема на m входов 'OR' Circuit with M-inputs		
Цепочка n собирательных схем на m входов Iterated network of n-OR Circuit with m-inputs		

Рис. 4.21

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
Цепочка n-инверторов Iterated network of N-inverters	Output Signal Выходы nU Входы Input Signal	
Собирательная схема на m входов 'OR' Circuit with M-inputs	Output Signal Выход Сбт Входы Input Signals	
Цепочка n собирательных схем на m входов Iterated network of n-OR Circuit with m-inputs	Output Выходы nСбт Входы Input Signals	

Рис. 4.21

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Conventional Symbols of the elements used in the functional diagrams.

Условные обозначения элементов, применяемых в функциональных схемах.

Name of the element. Наименование элемента	conventional symbol. Условное обозначение	Elucidation Пояснение
1	2	3
Усилитель Amplifier	Output Signal Выходы Вход Input	When a high level signal is applied at the input of the amplifier, at the left hand side of the output, there appear a high level signal at the left hand side and a low level signal at the right hand side.
Инвертор Inverter	Output Signal Выход  Вход Input Signal	Qualitatively such inverters can be employed as typical units as 1И-1, И-2, 2И-1, 2И-2; 2И-3, Ф-3, Ф-4, Ф-5, Ф-7.

Рис. 4.20

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Conventional Symbols of the elements used in the functional diagrams.

Условные обозначения элементов, применяемых в функциональных схемах.

Name of the element. Наименование элемента	conventional symbol. Условное обозначение	Elucidation Пояснение
1	2	3
Усилитель Amplifier	Output Signal Выходы Вход Input	When a high level signal is applied at the input of the amplifier, at the left hand side of the output, there appear a high level signal at the left hand side and a low level signal at the right hand side.
Инвертор Inverter	Output Signal Выход  Вход Input Signal	Qualitatively such inverters can be employed as typical units as: ИУ-1, ИУ-2, 2И-1, 2И-2, 2И-3, ФЭ-3, ФЭ-4, ФЭ-5, ФЭ-7.

Рис. 4.20

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Symbol of the Multi Digit Shifter



Shift Signal

Block Diagram of the Multi Digit Shifter

Рис. 4.19

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Symbol of the Multi Digit Adder



Block Diagram of the Multi Digit Adder

Рис. 4.18

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

16. Single digit binary counter has a circuit with two stable states. It works in such a way that when a signal is applied to the input, the circuit goes over from one stable state to the other; the next signal of the same polarity resets the circuit in the former state. To reset the circuit in the initial state a signal should be applied at the input for clearance. The symbol as well as a single digit binary counter circuit are given in fig. 4.16. The time diagram of the circuit is also given. As we see from the figure, the single digit binary counter has the same circuit as that of the single digit register, with the grid inputs joined.

17. Multidigit binary counter is a network of single digit counters, interconnected in such a way that when a sequence of signals applied to the input of the counter, the combination of signals at the outputs at every given instant of time corresponds to the number (represented in the binary system) of signals applied at the input of the counter.

Inputs for clearance of all single digit counters are connected together for emitting the common clearance signal which resets the counter in its initial state.

The symbol and the time diagrams of a three digit counter are given in fig. 4.17.

18. Multidigit adder consists of a network of counters (flip-flops) which are inter-connected through delay circuits, so that when a combination of signals corresponding to numbers in the binary system are applied in a sequence, we obtain at the outputs, the sum of the combination of signals corresponding to numbers applied at the inputs. Inputs are connected together to generate a common clearance signal to clear all the counters.

The symbol and the block-diagram of a multi-digit adder are given in fig 4.18. The carry from the least significant digit to the most significant digit passes through the delay circuit which has a time delay greater than the time of setting the counter after another pulse comes to the other input.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 4.17

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...bol of the Single Digit Binary Counter



Circuit Diagram of the Single Digit Binary Counter.



Time Chart of the Single Digit Binary Counter

Рис. 4.16

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

12. Multidigit comparison circuit is a network with 2n inputs and one output. The output pulse appears only when pairs of identical pulses are applied at each of the 2n inputs.

The symbol of the comparison circuit is shown in fig.4.12

13. Decoder-Circuit is a network with m inputs and n outputs. The circuit functions in such a way that for a given combination of pulses at the inputs correspndingly either one or more, fully defined combinations of pulses appear atthe outputs. The symbol and an example of a decoder circuit are shown in fig. 4.13.

The decoder presented above has two inputs, four outputs and also consists of other elements, described earlier. As we see from the circuit in fig. 4.13, the signal at the output A_1 (combination of signals, 1000) will appear only in one case when there will be combination of signals 00 are present at the inputs P and q; at other outputs signals will appear when the following combination of signals are present at the inputs:

A_2 (0100)-01, A_3 (0010)-10 and A_4 (0001)-11

14. Single digit register has a circuit with two stable states (flip-flop).

The symbol and the circuit of the single digit register are shown in fig. 4.14.

The principle of work is well known and does not require elucidation.

When a register is in the intial "zero" state the left hand output is at a low level and right hand output is at a high level. The single digit register circuit, of the computer "Ural" has a subsidiary input which can be used as a counter (anode input)

15. Multidigit register is a network, composed of n- independent single digit registers, whose inputs are joined for the clearance signal for emitting the common erasing pulse, to set the circuit in initial state. The symbol for a multidigit register is given in fig 4.15.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Circuit Diagram of the Single Digit Register

Symbol of the Single Digit Register

Рис. 4.14



Symbol of the Multi Digit Register

Рис. 4.15

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Symbol of a Decoder Circuit





Circuit Diagram of a Decoder Circuit

Рис. 4.13

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Symbol and Circuit Diagram of a Single Digit comparision Circuit

Рис. 4.11



Symbol of the Multi digit comparision Circuit

Рис. 4.12

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

simultaneously. If the input pulses are of different amplitudes, the output pulse will have the amplitude of the smallest input pulse. For negative pulses the coincidence circuit described above is converted into an 'OR'-circuit (See No. 5)

8. Network of coincidence circuits consist of 'n' non-interconnected coincidence circuits. A symbol of the coincidence circuit network is given in fig. 4.8. Numbers m and n in the rectangle show respectively the number of inputs of each coincidence circuit and the number of coincidence circuits in the network.

9. The Gate is a coincidence circuit with two inputs. The signal, sent to the first input, appears at the output only in the case, when a signal is present at the second input, which is called control-signal. The Gate is introduced for clear and conveinent reading of the functional diagrams.

The symbol as well as the gate circuit are given in fig. 4.9. As it will be seen from the figure, the positive pulse applied at the input S can appear at the output A only if a positive pulse which is not small in amptitude than that of the input pulse at S, is present at the control input P. In the opposite case, the diode conducts towards the right direction and will shunt the output A.

10. Network of gates have a common control input. The network is composed of n independent gates and the control-inputs of which are connected together.

The symbol of the network of gates, with common control-input is shown in fig 4.10.

11. Single digit comparison circuit is a network with two inputs and one output. Signal appears at the output only when identical pulses are applied at both the inputs simultaneously.

The symbol as well as the single digit comparison circuit are shown in fig. 4.11. The circuit is composed of elements mentioned above and therefore does not require elucidation.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

simultaneously. If the input pulses are of different amplitudes, the output pulse will have the amplitude of the smallest input pulse. For negative pulses the coincidence circuit described above is converted into an 'OR'-circuit (See No. 5)

8. Network of coincidence circuits consist of 'n' non-interconnected coincidence circuits. A symbol of the coincidence circuit network is given in fig. 4.8. Numbers m and n in the rectangle show respectively the number of inputs of each coincidence circuit and the number of coincidence circuits in the network.

9. The Gate is a coincidence circuit with two inputs. The signal, sent to the first input, appears at the output only in the case, when a signal is present at the second input, which is called control-signal. The Gate is introduced for clear and conveinent reading of the functional diagrams.

The symbol as well as the gate circuit are given in fig. 4.9. As it will be seen from the figure, the positive pulse applied at the input S can appear at the output A only if a positive pulse which is not small in amptitude than that of the input pulse at S, is present at the control input P. In the opposite case, the diode conducts towards the right direction and will shunt the output A.

10. Network of gates have a common control input. The network is composed of n independent gates and the control-inputs of which are connected together.

The symbol of the network of gates, with common control-input is shown in fig 4.10.

11. Single digit comparison circuit is a network with two inputs and one output. Signal appears at the output only when identical pulses are applied at both the inputs simultaneously.

The symbol as well as the single digit comparison circuit are shown in fig. 4.11. The circuit is composed of elements mentioned above and therefore does not require elucidation.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Symbol and Circuit Diagram of a Gate



Рис. 4.9



Рис. 17.

Symbol of a network of Gates

Рис. 4.10

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

5. 'OR'-circuit (performs the logical operation "or") is a network, having inputs and one output, which appears when one or more inputs pulses are present.

The symbol and an example of an 'or'-circuit with three inputs are shown in fig 4.5.

The number after the letter designation in the retangle shows the number of inputs. At a given positive signal (of high level) at one of the inputs, for instance P_1 (at the other inputs the pulse level is low),  is switched on in the right direction, and the pulse will pass to the output A, since the remaining diodes  and  are switched on in the opposite direction.

If a number of positive pulses with different amplitudes are simultaneously fed into some inputs, only the pulse which has highest amplitude will appear at the output. For negative pulses, the 'OR'-circuit that is discussed here is converted into a coincidence circuit (see No. 7.)

6. Chain of 'OR-circuits is a network, composed of 'n' non-interconnected or-circuits. The symbols of the 'OR-circuits are given in fig 4.6. The numbers m and n in the rectangle, show respectively the number of inputs of each 'OR'-circuit and the number of 'OR'-circuits in the network.

7. Coincidence circuit (performs the logical operation "and") is a network with m inputs and one output. Signal appears at the output only when all the inputs are fed simultaneously.

The symbol as well as a coincidence circuit with three inputs are shown in fig. 4.7. The number m after the letter designation in the rectangle shows the number of inputs.

As it will be seen from fig. 4.7, the pulse at the output of this circuit can appear only in the case, where three diodes  will not conduct, and this apparently, can happen only when high level positive signals are applied at all the inputs

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 4.7



Рис. 4.8

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

33



Рис. 4.5



Рис. 4.6

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Chapter IV

Definitions and Symbols of the Basic Elements

During the process of solving a problem, the complicated operations of the computer can be simplified into a sequence of elementary operations, with the help of simple circuits (elements) having one or more stable states. It is possible to split the circuits into basic elements, by a number of ways.

Definitions and symbols of the elements, used in the Computer "Ural" are given below.

1. Inverter (performs the logical operation ("no") has a network, at the output of which the signal disappears when a signal is present at the input and appears when the signal is taken off from the input. /We note here as well as elsewhere that a signal appears or disappears at the output elements of the network with the simultaneous presence or absence of a signal at the input./ The symbol of the inverter and its circuit version are given in fig. 4.1.

2. Network of inverters: consisting of 'n' non-interconnected inverters.

The symbol of a network of inverters is shown in fig. 4.2. The number 'n' before the letter 'U' in the rectangle shows the number of typical circuits in the network.

3. Amplifier (performs the logical operation "yes"). It has a network, when a pulse is fed at the input, We get an amplified pulse at the output.

The symbol and the amplifier circuit are given in fig. 4.3.

Amplification is done in two stages. In most cases outputs taken from the first as well as the second stage are used in the computer. The output of the first stage is used for inverting the signal. The symbol of this output (if shown) is shown on the right side or not at all.

4. Network of amplifiers: consists of 'n' non-interconnected amplifiers. The symbol of the amplifier network is shown in fig. 4.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 4.3



Рис. 4.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

32



Symbol and Circuit of the Inverter

Рис. 4.1



Symbol of Inverter network

Рис. 4.2.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Placing of instruction in incomplete location



b) Placing of instruction "Send K" (ПСК) in incomplete location



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Digit Register of the Computer 31

а) Размещение двоичного числа в полной ячейке

б) Размещение десятично-двоичного числа в полной ячейке



в) Размещение восьмеричного числа в полной ячейке



а) Размещение двоичного числа в неполной ячейке



б) Размещение команды – в неполной ячейке



в) Размещение команды Пск в неполной ячейке



see Pages 30 & 31

Рис. 3.3

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

FIG. 1.

a) Placing of binary word in complete location



b) Placing of octal word in complete location



c) Placing of binary word in incomplete location



2) Placing of binary word in incomplete location



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Other Operations:

Operation of reference to punched tape has code 31 and is performed by the instruction: П П a_1; 1C; a_2

This instruction executes recording of the contents of zone C from the punched tape to the magnetic drum storage beginning with the location "a" and ending in the location "a2" inclusive of both.

Operation of reference to magnetic tape for reading has code "31" and is performed by the instruction: П М a_1; 2C; a_2

This instruction executes recording of the contents of zone "C" on the magnetic tape to the magnetic drum storage beginning from location "a_1" and extending upto location "a_2" both inclusive.

Operation of reference to Magenetic Tape for recording has code "31" and is performed by the instruction: П М a_1; 3C; a_2

This instruction executes re-writing on the zone "C" of the magnetic tape from the magnetic drum memory, beginning from location 'a_1' and extending upto location 'a_2', both inclusive.

Printing Operation of Results has code "32" and is perfored by the instruction "Print" (ПЧ). With the instruction ПЧ the contents of the adder one printed. Punching Operation has code "33" and is performed by the instruction "Punch" (ПР). With the instruction "punch" the contents of the adder are punched.

Operation to bye pass lines/interval/during printing has code "34" and is performed by the instruction 'Interval' (ИН). By the instruction "Interval" (ИН) it skips one line on the paper tape before printing the next result. To skip "n" lines the instruction "Interval" (ИН) is necessarily used "n" times.

Operation to stop the computer has code "37" andis performed by the instruction "Stop a" (Oca). The instruction "Stop a" (Oca) stops the execution of the programme on the next instruction and records the word from the location "a" into the adder.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

In the instruction with variable addresses, only the last (maximum) variable address is recorded.

During the execution of the instruction "Start of cycle n" (НЧ n) in the first cycle from the address of variable instruction is subtracted the word "n" and the address of the first (minimum) location is formed, but in the last cycle, zero is subtracted and address of the last (maximum) location is formed. The addresses are changed from the maximum significant value of the addresses by one in the case of incomplete locations and by two in the case of complete locations.

Number of cycles in the first case is equal to $(n+1)$ and in the second case this is equal to $\left(\frac{n}{2}+1\right)$.

Operation of summation of words has code "26" and is performed by the instruction "Summarise a" (СМа) The instruction "Summarise a" executes the addition (СМа) of the word in the location "a" with the contents of the adder. The overflow signal of the adder is blocked. The carry one from the sign digit is added to the first digit of the adder.

The operation is desgined to calculate the control sum-check with reference to magnetic tape and punched tape storages.

Change of Operation instruction has code 30 and is performed by the instruction "Change by a" (Ч3а). On the instruction "Change by a" (Ч3а) the contents of location 'a' are transferred to the instruction register, and, in the next cycle is summarised with the instruction selected for execution; after the execution of obtained instruction, the register is cleared.

The operation "Change" (Ч3) is designed to change the instruction together with general way of the change of the instruction by the arithmetical device. The addresses of the instruction and the numbers of the operation can be changed. Two instructions "Change a_1" "change a_2" (Ч3a_1, Ч3a_2) can be located one after another.

During the execution of the operation "Change" (Ч3), signal generated in the preceding cycle is preserved.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

This instruction can be used in various ways. This instruction permits for example, to stop in a certain stage of the programme, to introduce or to exclude printing of the result; and permits to address some special subroutine of the programme, beginning at some particular stage etc. At the time of instruction to stop the computer, the place of the programme with instructions "E3K" can be considered as a point control system of the programme. During the execution of the instruction "E3K" signal (M) is preserved, which was generated in the preceding cycle.

The fourth operation of control transfer has code "24" and is performed by the instruction "E4a".

The instruction "E4a" transfers control to the instruction in location "a" at the beginning of the execution of the cycle operation, and to the next instruction after finishing the cyclic operation.

The instruction "E4a" is used only with the instruction "Start cycle n" (НЦn) and put after the group of the instructions, which are performed repeatedly by the help of the instructions "Start cycle n" (НЦn). With the instruction (E4a) we must put the address of the instruction with which the cycle must be repeated.

Operation of start of cycle has code "25" and is performed by the instruction "Start cycle n" (НЦn). On the instruction "Start cycle n" (НЦn) the group of instructions, beginning from the instruction in the location a and finishing in the instruction "E4a" is performed repeatedly.

The word "n" is specified as the difference between the maximum and the minimum significant values of variable addresses and can have upto 11 binary digits. If on the instruction "Start cycle n" (НЦn) the addresses of several instructions are changed, the word "n" for all these instructions must be euqal and their addresses must be only the complete locations or only the incomplete locations, correspondingly. When the addresses of the complete locations are changed, the word "n" must have a mark of one (1) in the 12th digit.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Control operation : The general instruction system of the computer contains instructions for the automatic control of operations of the computer with solving the problems.

The instructions are performed in sequence to their positions and corresponding to the locations, on the magnetic drum storage.

Exceptions are in the cases of conditional and unconditional transfer of control when the sequential order of the execution of the instruction is disturbed and the control is transferred not to the next instruction, but to an instruction in some other location.

The first operation of control transfer has code "21" is performed by the instruction "E 1 a".

The instruction "E 1 a" changes the normal sequence of the execution of the instructions of the program.

Depending on signal (w) generated in the proceeding cycle, control is transferred to the instruction at a different location on the memory; if (w)=o, the control is transferred to the next instruction, that is, the sequential order of the execution of the instruction is maintained; if (w)=1, the control is transferred to the instruction at the location 'a'.

The second operation of control transfer has code "22" and is performed by the instruction "E 2a".

The instruction "E 2 a" transfers the control to the instruction at the location 'a'.

The third operation of control transfer has code "23" and is performed by the instruction "E 3 K".

The instruction "E 3 K", depending on the position of key "control transfer" on the control desk, executes or skips over to the next instruction which follows the instruction "E 3 K"; the symbol "K" indicates the number of key and can stand for any number from 1 to 7. The instruction "E3K" permits the operator to change the order of the execution of the instructions while solving a problem by switching on the tumbler switch fixed on the control desk.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The sign of the word is recorded into the adder in the sign-digit and the least significant digit (of the number of shift) is recorded in the 19th digit of the adder.

Process of sending to magnetic drum storage has code "16" and is performed by the instruction "Send to magnetic drum "a" (П δ a)

The instruction "Send to magnetic drum a" (П δ a) sends the word from the adder to the location "a". The word remains in the adder. If the word in the adder is negative, signal ω = 1 is generated.

Process of sending to register has code "17" and is performed by the instruction "Send a to register" (П р a).

The instruction "Send a to register" (П р a) clears the register and then sends the word from the location "a" to the register.

During the execution of this operation signal ϕ is always equal to zero. If the word sent to the register is equal to zero, signal ω = 1 is generated. When the next word is sent into the adder, the register is cleared. Moreover, the contents of the register change after being used once, and in the case of multiple use of this word the instruction of sending of the word into register should be repeated. The word is written in the register always in the direct code.

Process of sending a part of the address to the adder has code "20" and is performed by the instruction "Send part 'K', of the address to the adder" (П с к)

The instruction "send part 'K' of the Adder" (П с к) clears the adder and sends the word "K" from the address part of the instruction register to the adder.

During the execution of this instruction, signal ϕ is always equal to zero. The sign of the digit "K" in the instruction is located in the 12th digit position and its recording is done in the same way as other binary digits. The word "K" is recorded in the adder from the 19th to the 35th digit positions in certain code.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Operation of logical addition has code "13" and is performed by the instruction "Add logically a" (∅pa)

The instruction "Add logically a" (∅pa) executes the addition of the word in the adder with the word in the location "a" on the basis of the rule of digit by digit logical addition. The sign of the digit is added on the basis of general rules. If the result of the addition in all digit-positions is equal to zeroes, signal ω = 1 is generated.

During the execution of this operation, signal ∅ is always equal to zero.

Address of the location "a" on the instruction "Add logically a" (∅pa) should be even.

Operation of comparison of words has code "14" and is performed by the instruction "Compare a" (Cpa). The instruction "Compare a" (Cpa) executes the comparison of the contents of the adder with the contents of location "a". Ones (1's) are formed in all non-coincident digits. The sign-digit is compared in accordance with general rules.

In case of any non-coincidence, signal ω = 1 is generated. During the execution of this operation, signal ∅ is always equal to zero. In the instruction "Compare a" (Cpa) the address of the location "a" should be even.

Operation of normalization has code "15" and is performed by the instruction "Normalize a" (Hpa)

The instruction "Normalize a" (Hpa) executes the shift of the word in the adder, modulus of which has zeros before the most significant digit to the right from the binary point, in the direction of the most significant digit by the number of shift, which is equal to the number of zeroes before the most significant digit. This instruction also executes the shift of the word in the adder, having one (1) before comma by one digit in the direction of the least significant digit. After shift the word is recorded in the location "a" on the memory and the number of shifts remains in the adder (in the first case it is negative word and in the second case it is positive word).

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The instruction Transfer sign "a" (Ø 3a) executes the transfer of the sign of the word from the location "a" to the word in the adder.

The word in the adder is obtained in a certain code.

The word in the adder is re-built (in direct code or in indirect code) depending on the new sign.

If the word in the adder is negative, signal $\omega = 1$ is generated.

Operation of shift has code "11" and is performed by the instruction "Shift" (C_g).

The instruction "Shift" (Cg) executes the shift of the word in the register by the number of digits corresponding to the modulus of the word located in the digit positions from 19 to 24 in the adder.

The direction of shift is specified by the sign of the word in the adder. If the word in the adder is positive, the word in the register is shifted to the left.

The operation of shift is a logical operation and therefore, the sign-digit is shifted along with the other digits of the word. If, after the operation of the shift there are only zeroes in all digits of the result, signal $\omega = 1$ is generated.

In executing this operation, the overflow is blocked and the rounding off is not performed. The instruction of shift always follows the instruction "Send the word to the register "a" (17).

Operation of selection of a part of the word has code "12" and is performed by the instruction "Select a" (Bg a)

The instruction "Select a" (Bg a) selects a part of the word in the adder by means of word in the location "a" by the rule of digit by digit logical multiplication. The sign-digit is selected on the basis of general rule.

If as a result of the selection, all digit positions have zeroes, signal $\omega = 1$ is generated. At the execution of this operation the signal Ø is always equal to zero.

Address of the location "a" on the instruction "Select a" (Bg "a") should be even.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The first operation of multiplication of words has code "05" and is performed by the instruction "Multiply 1 a" (YM1a)

The instruction "Multiply 1a" executes the multiplication of the word in the Register (multiplicand) by the word in the location "a" (multiplier) and adds the product to the word in the adder.

If the result obtained in the adder does not lie between +1 and -1 the overflow signal $\phi = 1$ is generated and recorded in the overflow indicator. Depending on the position of the key "Stop ϕ " which has got two positions;* either 1) stop or 2) ~~jump of~~ takes the next instruction ~~following that one to which signal ϕ was generated~~.

If the result is negative, signal $\omega = 1$ is generated.

The second operation of multiplication of words has code "06" and is performed by the instruction "Multiply 2 a" (YM2a)

The instruction "Multiply 2a" (YM2a) executes the multiplication of the word in the adder by the word in the location "a". Signal ϕ is always equal to zero. If the result is negative, signal $\omega = 1$ is generated.

Operation of division has code "07" and is performed by the instruction "Divide by a " (Δda)

The instruction "Divide by a" (Δda) executes the division of word in the adder by the word in the location "a". If the word in the adder (dividend) exceeds the word in the location "a" (divisor) ± 1 ~~by its (divisor's) modulus~~, signal $\phi = 1$ is generated and recorded in the overflow indicator. Depending on the position of key "Stop ϕ " which has got two positions* either 1) stop, or, 2) ~~jump of~~ takes the next instruction ~~following that one to which signal ϕ was generated~~. If the result is negative signal $\omega = 1$ is generated.

Note: ~~If~~ after the operation of division it the overflow does not exceed one digit, quotient can be used after normalization:

Operation of "Transfer Sign" has code "10" and is performed by the instruction "Transfer Sign a" (ϕ3a)

* If the key "Blocking ϕ " is switched on, the control is transferred to the next instruction independent of the position of the key "Stop ϕ ".

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

If the result obtained in the Adder exceeds ±1 ~~by its modulus the maximum possible word in the computer~~, the overflow signal ϕ = 1 is generated and recorded in the overflow indicator. Depending on the position of key "Stop ϕ ", which has got two positions* (either 1) stop or (2) ~~jump~~ takes ~~of~~ the next instruction. ~~following that one to which signal ϕ was generated.~~ If the word obtained in the adder is negative, signal ω =1 is generated.

The second operation of addition of words has code "02" and is performed by the instruction "Add 2a" (Cb 2a)

The instruction "Add 2a" (Cb 2a) clears the adder and the contents of the location "a" are algebraically added to the adder.

If the word (result) obtained in the adder is negative, signal ω =1 is generated. At the execution of the operation "Add 2a" (Cb 2a), signal ϕ is always equal to zero.

Operation of subtraction of words has code "03" and is performed by the instruction "Subtract 1a" (Bz 1a)

The instruction "Subtract 1a" (Bz 1a) executes the algebraic subtraction of the word in the location "a" from the word in the adder.

If the result obtained in the adder exceeds ±1 ~~by its modulus the maximum possible word in the computer~~, the overflow signal ϕ =1 is generated and recorded in the overflow indicator. Depending on the position of key "Stop ϕ " which has two positions; * (either 1) stop, or 2) takes ~~jump of~~ the next instruction. ~~following that one to which signal ϕ =1 was generated.~~ If the word obtained in the adder is negative, signal ω =1 is generated.

Operation of subtraction of moduli of words has code "04" and is performed by the instruction "Subtract 2a" (Bz 2a).

Instruction "Subtract 2a" (Bz 2a) executes the subtraction of modulus of the word in that location "a" from the modulus of the word in the adder.

If the result in the adder is negative, signal ω = 1 is generated. At the execution of the operation "Subtract 2a" (Bz 2a) signal ϕ is always equal to zero.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

If the result obtained in the Adder exceeds ±1 ~~by its modulus the maximum possible word in the computer~~, the overflow signal ϕ = 1 is generated and recorded in the overflow indicator. Depending on the position of key "Stop ϕ ", which has got two positions* (either 1) stop or (2) ~~jump~~ takes ~~of~~ the next instruction. ~~following that one to which signal ϕ was generated.~~ If the word obtained in the adder is negative, signal ω =1 is generated.

The second operation of addition of words has code "02" and is performed by the instruction "Add 2a" (Cd 2a)

The instruction "Add 2a" (Cd 2a) clears the adder and the contents of the location "a" are algebraically added to the adder.

If the word (result) obtained in the adder is negative, signal ω =1 is generated. At the execution of the operation "Add 2a" (Cd 2a), signal ϕ is always equal to zero.

Operation of subtraction of words has code "03" and is performed by the instruction "Subtract 1a" (B4 1a)

The instruction "Subtract 1a" (B4 1a) executes the algebraic subtraction of the word in the location "a" from the word in the adder.

If the result obtained in the adder exceeds ±1 ~~by its modulus the maximum possible word in the computer~~, the overflow signal ϕ =1 is generated and recorded in the overflow indicator. Depending on the position of key "Stop ϕ " which has two positions; * (either 1) stop, or 2) takes ~~jump of~~ the next instruction. ~~following that one to which signal ϕ =1 was generated.~~ If the word obtained in the adder is negative, signal ω =1 is generated.

Operation of subtraction of moduli of words has code "04" and is performed by the instruction "Subtract 2a" (B4 2a).

Instruction "Subtract 2a" (B4 2a) executes the subtraction of modulus of the word in that location "a" from the modulus of the word in the adder.

If the result in the adder is negative, signal ω = 1 is generated. At the execution of the operation "Subtract 2a" (B4 2a) signal ϕ is always equal to zero.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Each location on the magnetic drum storage can be either a complete location which consists of 36 digits or can be an incomplete location which consists of 18 digits. The complete locations have only even addresses and the incomplete locations have both even and odd addresses. A complete location is distinguished from an incomplete one by having one (1) before the most significant digit of its binary address. When recorded in the octal system this one (1) enters the address together with the other binary digits of the address.

Digit register of the computer is shown in Fig.1.

The symboloc representation of the instruction includes a short name of the operation and the letter representation of the address.

In the execution of some operation along with the numerical result, the following control signals may also be generated:-

1. Overflow Signal, Φ
2. Signal for the conditional control transfer - ω

The process of the generation of these signals are given below along with the description of the individual operations.

Results of all arithmetic and logical operations are obtained in the adder. A negative word in the adder is represented in the indirect code.

Arithmetic and Logical operations:

The first operation of additions of words had code "01" and is performed by the instruction "Add 1a" (Cd 1a).

The instruction "Add 1a" (Cd 1a) executes the algebraic addition of the word in the adder with the word in the location "a".

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

After debugging, the program can be reproduced from the computer with the help of the output perforator or possibly by making corrections the necessary/on the old tape.

~~Solution of a~~ problems can be ~~carried~~ out only, when the computer ~~which~~ is in good working condition. Therefore it is necessary to check regularly its working condition. Checking is done by solving some selected problems, and compare the results obtained in the automatic regime with those obtained earlier. Switch on the computer to the checking regime, and detect the defects with the aid of control elements, situated on the control desk, signal lights, oscillograph etc. The system of marginal checking is provided in the computer to detect the repeated errors, connected with the characteristic of the component parts and those with supply voltage variations beyond permissible limits.

Marginal checking is done by solving test problems in difficult regimes compared with operating regimes, of the circuits. To detect troubles in a given regime, whole dircuit is not changed in the computer, but only individual sections are manupulated with keys, placed in the marginal checking panel. When a unit is found to be defective then it is replaced by a spare one, and the unit taken out of the computer is checked on a special device. Introduction of numerical data from the tape storages to the magnetic drum storage and rewriting the words from magnetic drum storage in the magnetic tape storage are checked at every introduction, by obtaining control sums on special instructions, provided in the system of instructions.

System of Instructions

The computer "URAL" is operated on the basis of a single address instruction system. For the execution of each operation it is necessary that a separate instruction should be given. An instruction is expressed by an octal number, which consists of two parts one of which is the location of the address on the magnetic drum storage and the contents of which take part in the operation. The other part is a number (code) for the operation and determines the operation to be performed.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

If errors appear on the tapes in the form of omission or have extra punches, the missing digits can be punched with the help of a special manual punching machine and the extra punches are glued up.

The tape that is prepared and checked is made into a loop by gluing its ends and is placed in the tape drive mechanism on the punched tape storage.

For solving a problem besides punched tapes if it is necessary, magnetic tapes should be prepared. While preparing a magnetic tape zone numbers are punched in accordance with the program for solving the problem depending on the volume of intermediate data, that is to be recorded on the magnetic tape, and the quality of the tape, should also be checked.

The process of solving a problem begins with the introduction of program and initial data of the problem into the magnetic drum storage. For this, the contents of the magnetic drum storage are erased the counter and the command register are cleared and the push button switch "start" on the control board is pressed. If the program is worked out and recorded on the tape correctly, further process of solving problem follows automatically. In practice the programs usually require debugging, since there can be errors in the program connected with formulation of the problem, in logical formulation, incorrect or unclear recording on the program sheet and other errors, not detected earlier during checking. While debugging, by executing the separate parts of program in succession and by establishing the correctness of their execution according to some criterion, we have to interfer with the work of the computer, stop it at any point of the program, change the contents of individual locations in the magnetic drum storage, change control transfer, make it work in the single cycle regime, in the regimes of program printing etc. Such operations are carried out by control elements situated on the control desk.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Model of a perforated tape

Рис. 3.2

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



18

Передача управления	№ ячейки НЧБ	Символ операции	Число № операции	Число адрес	ПОЯСНЕНИЯ Elucidation
	Двоичн.	3	2	3 2•	
		Сетка	0	0•	
		Нчс	2	2•	
		Запись			
0002	Пс	31	0010	31 0010•	
0003		01	0003	01 0003•	
0004		00	1277	00 1277•	
0005	Fz	22	0766	22 0766•	
0006			0000	0000•	
0007			0000	0000•	
		3	2	3 2•	
			0	0•	
			1	3•	
			0	0•	
774			0	0•	
0010	Пс		4001	20 4001•	Restoration of the initial Zone number on the perforated tape
0011	Пб		3776	16 3776•	
0012	Сд2		0305	02 0305•	Восстановление начального номера зоны перфоленты
0013	Пб		0017	16 0017•	
0014	Сд7		0306	02 0306•	Recording of the Matrice A
92 0015	Пб		0035	16 0035•	
245 0016	Пл		5800	31 5800•	Перепись матрицы А
0017			0004	01 0004•	
0020			7102	00 7102•	Writing off the matrice A
226 0021	Fз		0023	25 0023•	
245 0022	F2		0226	22 0226•	After the transfer from 10 → 2
0023	Пс		0030	20 0030•	
0024	Пб		3777	16 3777•	
0025	Ис		5802	25 5802•	Switch on printing
160 0026	Сд2		7102	02 7102•	
0027	Fз		0360	22 0360•	Переход на печать
0030	F4		0004	23 0004•	Возвращает печать после перехода из 10 → 2
0031	Пл		0000	32 0000•	
0032	Пб		7102	16 7102•	Transfer from 10 → 2

Fig. 3. 1.

Photo copy of the Programme Sheet with coded programme

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

18

Передача управления	№ ячейки ПЗУ	Символ операции	Число: № операции	Число: адрес	Число: № операции	Число: содержимое адрес	ПОЯСНЕНИЯ Elucidation
		3		2	3 2•		
				0	0•		
				2	2•		
	0002	Ln	31	0010	31 0010•		
	0003		01	0003	01 0003•		
	0004		00	1277	00 1277•		
	0005	Fe	22	1766	22 0766•		
	0006			0000	0000•		
	0007			0000	0000•		
		1		2	3 2•		
				0	0•		
				3	3•		Restoration of the initial Zone number on the perforated tape
				0	0•		
774	0010	Пс		4001	20 4001•		
	0011	Пб		3776	16 3776•		
	0012	Fe2		0305	02 0305•		Восстановление начального номера зоны перфоленты
	0013	Пб		0017	16 0017•		Recording of the Matrice A
52	0014	Fe2		0306	02 0306•		
	0015	Пб		0035	16 0035•		Перепись матрицы А
245	0016	Ln		5800	31 5800•		Writing off the matrice A
	0017			0004	01 0004•		
228	0020			7102	00 7102•		After the transfer from 10 → 2
	0021	Fe		0003	25 0003•		
245	0022	Fe		0226	22 0226•		
	0023	Пс		0030	20 0030•		
	0024	Пб		3777	16 3777•		
	0025	Wr		5602	25 5602•		Switch on printing
380	0026	Fe2		7102	=02 7102•		
	0027	Fe		0860	22 0860•		На печать из 10 → 2
	0030	Fe		0004	23 0004•		Производит печать после передачи из 10 → 2
	0031	Пб		0100	22 0000•		
	0032	Wr		7102	=16 7102•		Transfer from 10 → 2

Fig. 3.1.

Photo copy of the Programme Sheet with coded programme

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

18



Передача управления	№ ячейки НМБ	Символ операции	Число № операции	Число адрес	Число № операции	Число содержимое адрес	ПОЯСНЕНИЯ Elucidation
		3		2	3	2•	
				0		0•	
				2		2•	
0002							
0003							
0004							
0005							
0006							
0007							
		3		2	3	2•	
				0		0•	
				3		3•	
				0		0•	
774				0		0•	
	0010			4001	20	4001•	Restoration of the initial Zone number on the perforated tape
	0011			3776	16	3776•	
	0012			0305	02	0305•	Восстановление начального номера зоны перфоленты
	0013			0017	16	0017•	
32	0014			0306	02	0306•	Recording of the Matrice A
	0015			0235	16	0235•	
245	0016			3800	31	3800•	Перепись матрицы А
	0017			0004	01	0004•	
	0020			7102	00	7102•	Writing off the matrice A
226	0021			0003	23	0003•	
245	0022			0226	22	0226•	After the transfer from 10 → 2
	0023			0230	20	0080•	
	0024			3777	16	3777•	
	0025			5602	25	5602•	Switch on printing
380	0026			7102	-02	-7102•	
	0027			0360	26	0360•	Переход на печать
	0030			0004	28	0004•	
	0031			0000	32	0000•	Transfer from 10 → 2
	0032			7102	-14	-7102•	

Fig. 3.1.

Photo copy of the Programme Sheet with coded programme

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

CHAPTER III

Process of solving problems in the computer and system of instructions.

3.1 Process of solving problems in the computer.

The problem, to be solved in the computer, should be coded in such a way that it forms a definite sequence of arithmetic and logical operations. The program thus made is entered on the standard programme sheets ~~form~~ and is checked, approved and given to the operator for preparing punched tapes. A photo copy of the programme sheet in which coded programme is written is illustrated in fig 3.1. In the first column control transfer is shown by arrows so that one can easily follow the program. In the second column we find the location of addresses on the magnetic drum storage, where instructions or words are written in the same row of the fourth column. In the third column, symbols denoting individual operations, that are to be performed by the computer, can be written. When a ~~program~~ blank program sheet is filled in, the fifth column is kept vacant but in the sixth column, necessary explanations for reading the programs are written.

Tapes are prepared with the aid of keyboard, perforator and control-reading device. The program sheet is ~~put~~ placed in the type writer of the keyboard device, and the contents of the first line are set on the keyboard. The number set is printed in the fifth column simultaneously with setting. If the word is correctly set, the key of execution is pressed. Then the set number is punched on the tape by the perforator, and a dot, signalling that the operator has not forgotten to punch the set number is printed on the sheet.

Words and instructions are punched on the tape in such a way that visual reading is possible, and they occupy four lines. The model of a perforated tape is shown in fig 3.2.

To exclude subjective errors of the operator two tapes may be punched by two different operators and compared on the control-reading device. If the program pieces borrowed from other programs are to be included, then such pieces can be automatically repunched with the help of the control reading device.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Power supply device (PSD)

Power supply for the computer is derived from three phases A.C. (220v.50 C/S)mains. For smooth running of the machine supply voltage fluctuations should not exceed ± 10% and not faster than ± 1 V per second.

The A.C. voltage is stablized by the three phase electro-mechanical voltage stabilizer. The anode and grid circuits are supplied through rectifying units constructed out of laminated germanium diodes.

The bias voltage is stabilized by electronic stabilizers. A provision is made for varying the bias voltage, smoothly as well as by steps (± 10%), for marginal checking of the computer. During marginal checking it is possible to vary the bias, at individual sections of the circuit, to detect errors. On the whole these are 32 such sections in the computer.

In the power supply device, systems of automatic interlocking and signalling are provided, which are necessary for normal operation of the computer and for the quick detection of the defects.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

contents of the Adder are printed while the program is being executed.

The tumbler switch "Print" enables the printing of the results in the octal or decimal system of calculation.

When the push-switch "Print the contents of the adder" is pressed the contents of the Adder of the arithmetical device are printed.

Below the inscription "control transfer", we find seven tumbler switches. With the aid of these switches the third operation of control transfer is performed. (see the System of Instructions).

On the lower right hand side of the control panel, twelve tumbler switches are placed below the inscription "Checking Register Address" for setting the address of any location on the magnetic drum store whereby the contents of that location are connected to the signalling panel for checking.

A keyboard is fixed at the centre of the control panel. Its left-hand side (six sections) is intended for setting, the octal system and for recording the instructions in the command register. The right hand side of the keyboard (twelve sections) (and sections "+" and "_") is for setting the octal system and for recording the words in the Adder of the arthmetical device.

Neon indicators are mounted on the central panel for checking the working order of the computer, as well as to facilities supervision while the computer is working. The signal lamps of the chief devices are duplicated and are brought to the signal panel.

Neon indicators for checking the Adder contents, the register of arthmetical device, checking register, register and counter of instructions, register of decoding (code of the operation) are also mounted on the signal panel. Indicators fixed in the lower row on the left hand side of the clock, are meant for checking some regimes of operation. The indicators " $\emptyset$ " and "$\emptyset$" show the contents of the respective registers of the arthmetical device. Indicators with inscription "Stop Causes" glow when there are defects in the power supply, the punched tape and magnetic tape - stores. Indicators with inscription "Not off" are warning lights. While problems are being solved these indicators should not glow.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

All the centre of the control panel, below the inscription "Magnetic Drum" we find a tumbler switch "record off" which is used for recording on the magnetic drum, and a push-button switch for clearing off the contents of the magnetic drum. Below the inscription "magnetic tape" tumbler switch ~~xxxxxxxxxxxx~~ "stop at reference" and "record off" are placed. When the first tumbler switch is switched-on, the computer stops with reference to the magnetic tape, and when the second tumbler is switched-on, recording on the magnetic tape will not take place. There is another tumbler switch "stop at reference" below the inscription "Punched tape" when it is switched on, the computer stops at reference to the punched tape store.

To introduce a new program push-button switch "initial start" should be pressed. Push-button switches "start" and "stop" starts or stops the computer as per our requirement. Push-button switch "execution of one cycle" allows only one instruction and with the aid of push-button switch "pass off one cycle", one instruction can be jumped over. The tumbler switch "multiple execution of command" serves for multiple execution of one and the same instruction.

On the right side of the control panel, below the inscription "stop to address" we find twelve tumbler switches with which we can stop the computer at any instruction, the address ~~that is selected~~ by these tumbler switches are inscribed on them.

When the tumbler switch "Clearing ∅ " is switched on, control transfer and stop at overflow do not take place. Keeping the tumbler switch "Clearing ∅" in "on" position and then if the tumbler switch "Stop to ∅" is switched-on the computer stops. On the other hand if the tumbler switch "Stop to ∅" in switched off, the instruction that is following "signal ∅" is skipped.

The two tumbler switched that were fixed below the inscription "Program print" are used for switching-on the first and the second regimes of program printing respectively. In the first regime, the contents of the store are printed in the octal system indicating the location of the address. In the second regime instructions and the

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Arithmetical device (AD)

The Arithmetical Device (AD) is designed to execute arithmetical and logical operations with words and instructions, in the binary system. Operations are carried out in binary digits with words as well as with instructions by one and the same circuit in accordance with the meaning of the instruction and in accordance with the accepted arithmetic rules for the binary digits.

Arithmetical operations are carried out by words written in the indirect code, therefore the adder of AD is the adder of words in the indirect code with and around carry.

Results of all operations in the arithmetic device are obtained in the Adder.

The Adder has 37 digits: one for the sign, one for the digit of overflow and 35 for the mantissa of the word.

All arithmetical and logical operations, except operations of division and normalisation, are executed in one cycle (10 milliseconds). Division is performed in 4 cycles i.e. in 40 milliseconds), the operation of normalization is performed in two cycles.

Control Device (CD)

The Control Device (CD) is designed to ensure automatic execution of a sequence of arithmetical and logical operations by the computer in accordance with both the program and the state of the manual controls on the control desk of the computer. Control pulses and series of pulses, ensuring the work of all the devices of the computer, are generated in the control-device.

Computer can also be controlled manually with the aid of the control elements, afixed on the control panel.

On the left side of the control panel (see fig.2.7) push buttons for switching on and switching off the computer power supply and a voltmeter to check the voltage of the power supply and two switches are placed

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Arithmetical device (AD)

The Arithmetical Device (AD) is designed to execute arithmetical and logical operations with words and instructions, in the binary system. Operations are carried out in binary digits with words as well as with instructions by one and the same circuit in accordance with the meaning of the instruction and in accordance with the accepted arithmetic rules for the binary digits.

Arithmetical operations are carried out by words written in the indirect code, therefore the adder of AD is the adder of words in the indirect code with and around carry.

Results of all operations in the arithmetic device are obtained in the Adder.

The Adder has 37 digits: one for the sign, one for the digit of overflow and 35 for the mantissa of the word.

All arithmetical and logical operations, except operations of division and normalisation, are executed in one cycle (10 milliseconds). Division is performed in 4 cycles i.e. in 40 milliseconds), the operation of normalization is performed in two cycles.

Control Device (CD)

The Control Device (CD) is designed to ensure automatic execution of a sequence of arithmetical and logical operations by the computer in accordance with both the program and the state of the manual controls on the control desk of the computer. Control pulses and series of pulses, ensuring the work of all the devices of the computer, are generated in the control-device.

Computer can also be controlled manually with the aid of the control elements, afixed on the control panel.

On the left side of the control panel (see fig.2.7) push buttons for switiching on and switching off the computer power supply and a voltmeter to check the voltage of the power supply and two switches are placed

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

as a twelve digit binary word. The location can be a complete (36 digits) one or an incomplete (18 digits) one depending on the number of digits. On the whole there are, 1024 complete locations and 2048 incomplete locations. Complete locations have only even numbers, and incomplete locations have even, as well as odd numbers as addresses. In order to distinguish half location from a full one, the full location will be having "1" in the 12th most significant place of the address. At the time of recording octal numbers this enters into the address equally with other binary digits. Recording and reproduction of the numerical data on and from the magnetic drum is carried out by two groups of magnetic heads, nine heads in each. Each complete location is divided into 4 rows having 9 digits in each row. An incomplete location consists of two rows having 9 digits in each row. Depending on whether the address contains the complete location sign or not, all the four or the first two or the last two rows of the location are selected from the magnetic drum store.

On the surface of the magnetic drum besides the 18 working tracks, there are three tracks with synchronizing notches. The first track has 2048 notches which define the position of the rows. The second track has 53 notches and the third track has 4. Signals, which are read out from these tracks are used in the control device for generating control pulses. Synchronization in all the devices of the computer, except tape stores, is carried out by these synchronizing signals, generated from the second and third tracks of the magnetic drum.

Words in the magnetic drum store can be recorded, and can be selected only through the arithmetic device. Execution of the selected instructions and selection of the next instruction for execution, are done in one and the same cycle of operation of the computer.

Same magnetic heads are used for recording in and reproduction from the magnetic drum. Magnetic heads are assembled in tow groups and are arranged on two sides leaving a clearance of 25-30 microns (head-to-drum) between the head and drum. The drum rotates at a speed of 6000 turns per minutes. Three pulses are recorded on one millimetre of the drum surface. The frequency of pulses of the synchronizing series is 280,000 pulses per second. Voltage of the ~~reproduced~~ signal, reproduced from magnetic heads is of the order of 0.7 - 0.8 volt.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The total number of words, with which the magnetic tape store can operate without the tape being changed, depends on the length of the tape. A tape which has a maximum length of 250 meters can store 40,000 words or 80,000 half words (instructions,) taking gaps between zones also into account.

Rate of recording and reading is 4500± 10% words per minute, and the speed of the tape is approximately of 0.7 meters per second.

The time for scanning the required zone is 3 minutes on the average (with reference to any zone) for a tape of 250m length. The time for scanning is reduced correspondingly in short tapes. While solving the problem, if the reference to the tape is in succession, the time spent for scanning the required zone is minimum (in this case, it is in the order of a fraction of a second.)

When the computer operates with the punched tape store and magnetic tape store, speed of the computer is determined by the synchronizing signals that come from the dial which is fixed rigidly to the driving shaft of the tape drive mechanizm. In the regime of reference to tape store the arithmetic device works as a double buffer register for maintaining synchronism between the tape store and the magnetic drum. During one cycle, one word is copied on the register of the arithmetic device from the tape and simultaneously the other word is copied in the magnetic drum store from the adder of the arithmetic device, according to the address in conformity ~~xx ik~~ with the order.

Magnetic Drum Store

Magnetic drum store (MDS) is designed to record, store and transfer words and instructions.

Recording in and reproduction from the magnetic drum store are carried out according to the principles of permanent preliminary magnetization. Current pulses, corresponding to the recording of "1" set up a field at the recording head, which is directed against the field of preliminary magnetization, and the current pulses, corresponding to the recording of "0", set up a field, coinciding with the field of preliminary magnetization. Words and instructions are stored in "locations". Each "location" has an address (number) which is represented in the computer

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Time for searching the desired zone on the tape measuring in length ~~in~~ 250 meters, is 1.5 minutes on an average. In short tapes the time of scanning is correspondingly reduced. While solving a problem, it is found that the reference in the tape, from one zone to the following one is in succession, then minimum time (in the order of a fraction of a second) is spent, for scanning the required zone.

Each word on the punched tape is punched in eleven columns and four rows.

Photo copy of a portion of the punched tape is shown in fig. 2.6., when programme is punched on a tape provision is made to return to certain portions of the program that are needed for frequent reference to solve problems. In a similar way constants, standard programmes or individual parts of the programme which may be used frequently can be stored in the PTS without using the magnetic drum store.

Magnetic Tape Store

Magnetic tape store (MTS) is designed to record, store and transfer numerical data (data and instructions) in groups into the computer. Recording on the tape is carried out only from the numerical data in the magnetic drum, so that it can be utilised during the process of solving a problem. The Recording of words and copying them on the magnetic drum store from the tape can be carried out only in groups. It is not possible to select individual words or drders of execution from the PTS.

Numerical data is arranged in groups to form zones on the tape so that the input to the machine is fed in groups. Each zone has its number which is punched on the tape.

Total number of zones on the tape is 255. There can be any number of words in each zone, but not more than 1000 twelve digit octal words or 2000 six-digit octal words or instructions. Standard perforated 35 mm magnetic tape is used as a medium. 210 octal twelve digit words ~~digit words~~ can be recorded in one metre of the magnetic tape.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Time for searching the desired zone on the tape measuring in length ~~in~~ 250 meters, is 1.5 minutes on an average. In short tapes the time of scanning is correspondingly reduced. While solving a problem, it is found that the reference in the tape, from one zone to the following one is in succession, then minimum time (in the order of a fraction of a second) is spent, for scanning the required zone.

Each word on the punched tape is punched in eleven columns and four rows.

Photo copy of a portion of the punched tape is shown in fig. 2.6., when programme is punched on a tape provision is made to return to certain portions of the program that are needed for frequent reference to solve problems. In a similar way constants, standard programmes or individual parts of the programme which may be used frequently// can be stored in the PTS without using the magnetic drum store.

Magnetic Tape Store

Magnetic tape store (MTS) is designed to record, store and transfer numerical data (data and instructions) in groups into the computer. Recording on the tape is carried out only from the numerical data in the magnetic drum, so that it can be utilised during the process of solving a problem. The Recording of words and copying them on the magnetic drum store from the tape can be carried out only in groups. It is not possible to select individual words or orders of execution from the PTS.

Numerical data is arranged in groups to form zones on the tape so that the input to the machine is fed in groups. Each zone has its number which is punched on the tape.

Total number of zones on the tape is 255. There can be any number of words in each zone, but not more than 1000 twelve digit octal words or 2000 six-digit octal words or instructions. Standard perforated 35 mm magnetic tape is used as a medium. 210 octal twelve digit words ~~digit words~~ can be recorded in one metre of the magnetic tape.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

10



2.6 Photo Copy of a Portion of a Punched Tape

Pic. 2.6

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Punched tape storage (P.T.S.)

Punched tape Store (PTS) is designed to store and transfer numerical data in groups (words and instructions) to the computer. Numerical data (initial) can be introduced into the machine only from PTS with the exception of individual words and instructions, which can be introduced from the control desk.

Recording of the numerical data on the punched tape can be carried out either by the input perforator or by the output perforator of the computer.

During the process of solving problems, the numerical data should be rewritten on the magnetic drum store from the tape. Rewritting (copying) can take place only in groups. It is not possible to select individual word or instruction for execution from PTS.

The numerical data is punched in groups to form zones on the tape. Each zone has its number, which is marked on the tape. The total number of zones on the tape can be upto 127. In each zone, there can be any number of words or instructions, but not more than 1000 nine-digit decimal words or 2000 six-digit octal words or instructions.

Thestandard non-transperent perforated 35 mm cinefilm is used as the medium. 52 words or instructions can be recorded in one metre of the punched tape. Total number of words or instructions which can be introduced into the computer without changing the tape, depends on the length of the tape. Taking, the necessary gaps between zones into account, a tape having a maximum length of 250 meters can accommodate 10,000 words or instructions. If the problem allows successive (one zone after another) introduction of the numerical data, the total capacity of the store can be made as big as possible, by changing the tape.

The rate of reading is 4500 $\pm$ 10% words per minute, at which the rate of movement of the tape is of the order of 1.4 m/Sec.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0


```
120   200000000000

121   254004000000

122  -014104000000
       100000000000
123  -064112000000
       252525253253
124   240122000000
       252525253253
122  -014104000000
       567356735567
123  -064112000000
       175117511175
124   240122000000
       175117511175
122  -014104000000
       102660266025
123  -064112000000
       102660266025
124   240122000000
       102660266025
125   300116000000
       102660266025
126   164140000000
       102660266025
```

Puc. 2.5

Model showing the Output of the Contents of the adder of the arithmetical device.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

9

```
 5   000000
 6   200000
 7   160123
10   200001
11   160124
12   020115
13   160015
14   314210
15   030001
16   005710
17   000000
20   200001
21   010015
22   160015
23   140116
24   210014
25   020117
26   160032
27   200000
30   160121
31   316210
32   020001
33   007710
34   000000
35   200000
36   255500
37   267710
40   240037
41   164126
42   024126
43   144130
44   210060
```

Puc. 2.4

Model showing the Recording of instructions in a Program

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0


```
 5   000000
 6   200000
 7   160123
10   200001
11   160124
12   020115
13   160015
14   314210
15   030001
16   005710
17   000000
20   200001
21   010015
22   160015
23   140116
24   210014
25   020117
26   160032
27   200000
30   160121
31   316210
32   020001
33   007710
34   000000
35   200000
36   255500
37   267710
40   240037
41   164126
42   024126
43   144130
44   210060
```

Puc. 2.4

Model showing the Recording of instructions in a Program

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0


```
1   13257537 4247
2   42314767 4257
3   31365207 0207
4   76470675 7452
5   12245251 7463

6   43774561 4206
7   51402063 5015

8   15250263 4451
9   65014260 5007
```

Puc. 2.3

Model print of Octal numbers

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0


```
1  -00000001
1   63763444

2   00000002
2  -97521912

3  -00000005
3   31415926


4   00000003
4   27814105
```

Pac. 2.2

Model print of normalised Decimal numbers

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0


```
1    941454322
2    219420546
3   -634414658
4    539771634
5   -857838344
6    284189114
7   -134316452

8    975005510
9    658954950
```

Puc. 2.1

Model print of Decimal words

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

(4) 9

```
1    9414543222
2     219420546
3   -6344146584
4     539771634
5   -8578383444
6     284189114
7   -1343164522

8     975005510
9     658954950
```

Fig. 2.1.
Pic. 2.1

Model print of Decimal words

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Printing Device

The Printing Device (Pr D) is meant for converting decimal numbers coded in binaries into the (pure) decimal numbers and octal-numbers coded in binaries into (pure) octal numbers and for printing them on a paper tape in a colums at the rate of 100 words per minute.

The printing device can work in two regimes. In the first regime, word is printed from the adder and in the second regime program is printed. In the first regime, words to be printed come only from the adder of the arithmetical device, as decimal or octal numbers coded in binaries.

There can be an interval of any width between the words, in accordance with a special instruction from the machine, A model print of decimal words is shown in fig.2.1. Model print of normalized decimal numbers is shown in the fig 2.2. The characteristic is given in the firstrow and the mantissa of the word in the second. A model print of octal numbers is given in fig. 2.3.

The content of the storage in the octal system is printed in the first regime of printing indicating the location of address, in a form analogous to the recording of instructions in a program (see fig 2.4).

In the second regime of program printing the program to be executed is also printed simultaniously along with the contents of the adder of the arithmetical device (see fig 2.5).

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The control reading device can work in several regimes :

a) Regime A. In this regime, two tapes are read simultaneously at the rate of 200 words per minute. CRD checks whether the perforations on them are identical or not. If the perforations do not coincide, the tape stops and a signal of non-coincidence is emitted. The number of the words that are cheked is recorded in the counter.

b) Regime B. In this regime, comparision of words takes place the word that was punched on the tape is compared with the word set on the key-board and a duplicate tape is punched, in case of coincidence. If there is no coincidence the non-coincidence signal is emitted and punching does not take place.

c) Regime of reproduction. In this regime reproduction of tape is carried out automatically at the rate of 180 words per minute. The regime is used for duplicating the prepared punched tape.

d) Regime of punching. In this regime words set on the keyboard are punched out on the tape by the input perforator.

Perforator

The Perforator is meant for punching words and programs of the problems to be solved in a definite code, on a cine film.

Perforation of words and programs of the problems to be solved, take place in the perforator. The word to be punched is set on the key-board device and is punched automatically on the tape. Reproduction of the punched tapes can be done by placing the model tape in the control reading Device. Numerical data coming out of the computer can also be punched with the aid of this device.

There are two perforators : input and output. Both of them are fully interchangeable so far sa their structure and electrical circuits are concerned. One (input) wprks togehter with keyboard and control reading devices, and the other(output) with the computer and the printing device.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The control reading device can work in several regimes :

a) Regime A. In this regime, two tapes are read simultaneously at the rate of 200 words per minute. CRD checks whether the perforations on them are identical or not. If the perforations do not coincide, the tape stops and a signal of non-coincidence is emitted. The number of the words that are cheked is recorded in the counter.

b) Regime B. In this regime, comparision of words takes place the word that was punched on the tape is compared with the word set on the key-board and a duplicate tape is punched, in case of coincidence. If there is no coincidence the non-coincidence signal is emitted and punching does not take place.

c) Regime of reproduction. In this regime reproduction of tape is carried out automatically at the rate of 180 words per minute. The regime is used for duplicating the prepared punched tape.

d) Regime of punching. In this regime words set on the keyboard are punched out on the tape by the input perforator.

Perforator

The Perforator is meant for punching words and programs of the problems to be solved in a definite code, on a cine film.

Perforation of words and programs of the problems to be solved, take place in the perforator. The word to be punched is set on the key-board device and is punched automatically on the tape. Reproduction of the punched tapes can be done by placing the model tape in the control reading Device. Numerical data coming out of the computer can also be punched with the aid of this device.

There are two perforators : input and output. Both of them are fully interchangeable so far sa their structure and electrical circuits are concerned. One (input) wprks togehter with keyboard and control reading devices, and the other(output) with the computer and the printing device.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

CHAPTER II

Composition of the Machine and Purpose of Individual Devices.

The computer "Ural" consists of the following main devices:

1. Keyboard Device (KD)
2. Control-Reading device (CRD)
3. Input perforator (Pfi)
4. Printing device (Pr D)
5. Output perforator (Pfo)
6. Punched tape store (PTS)
7. Magnetic tape store (MTS)
8. Magnetic drum store (MDS)
9. Arithmetical device (AD)
10. Control device (CD)
11. Power supply device (PSD)

Keyboard Device

The Keyboard Device (KD) is meant for converting the numerical data (initial data and program for solving problems) into decimal-binary system and for generating corresponding signals to be sent to the input perforator for tape punching. The typewriter that is installed in the Keyboard Device, simultaneously types out the words set on KD on paper - and thus enables visual checking of words.

Control Reading Device

The control reading device (CRD) is meant for (1) checking the perforations on two identical tapes, (2) for reproduction of the tapes (a) with the help of the input perforator (b) for reproduction of the word from the tape after comparing it with the word composed on the key board. In case of coincidence, it sends emmission signals to the perforator to punch the duplicate tape.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

The general view of the body with the desk of the computer "Ural" is given in the fig. 1.1. The view of the Keyboard Device, Control Reading Device, Punching and Printing Devices are given in the figure 1.2, 1.3, 1.4, and 1.5 respectively.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

21. Rate of punching words from the keyboard device by checking the word that was set, with that of the printed one:- 6-10 words per minute. (depends on the operator).

~~22. Rate of reproduction of words from the tape with the help of the control reading device:- 180 ± 10% words per minute. (depends on the operator).~~

22. Rate of reproduction of words from the tape with the help of the control reading device :- 180 ± 10% words per minute.

23. Rate of comparison of the two tapes on the Control Reading Device :- 200 ± 10% words per minute.

24. Time for preparing the computer for solving a problem is determined by the time, required to heat up the tubes and the magnetic drum and by the time required for checking the computer with test programmes. It varies from 30 minutes to 2.5 hours depending on the state of the computer.

25. Computer should be made to work for at least 18 hours a day.

26. Computer can work all the 24 hours. If necessary, computer can be switched off, even while it is solving a problem.

27. Power supply :- Three-phase alternating current of 220 V ± 10%, with a frequency of 50 cycles per sec.

28. Power consumption is 4.5 kilo volt amperes ± 10%

29. Constructional details of Plug-in units :- Maximum overall dimensions of a racking unit are 150 × 845 × 2900 mm (desk).

30. Units :-

a) Desk with the desk 1

b) Keyboard Device 1

c) Input Perforator 1

d) Control-Reading Device 1

e) Printing Device 1

f) Output Perforator 1

g) Set of special testing instruments and accessories 1

h) set of spare parts, components and special instruments 1

31. Overall dimensions :- (a) Rack with the desk (in the assembly), width-1250 mm; height - 2440 mm; length - 5100 mm. (b) Table of input and output devices, width - 645 mm; height - 730 mm; length-1190 mm.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

7. The length of words, sent from the computer to the punched tape is 36 binary digits.

8. The form of representing a word in the computer is done by placing a comma, in front of the most significant digit.

9. The system of instructions is by single address system.

10. The number of instructions is 29

11. The control is both automatic (with the help of a programme) and manual from the control desk.

12. The working principle of the main devices of the computer is series - parallel.

13. Input of words and instructions to the computer is fed either automatically from punched tape store or manually from the control desk.

14. Operation of the machine is checked with test programmes and through marginal checks for all the circuits.

15. The time taken in performing various operations:

(a) all operations except division and normalisation take 10 milliseconds.

(b) normalisation - 20 milliseconds

(c) division - 40 milliseconds

16. Capacity of the magnetic drum store is 1024 thirty-six-digit binary words or 2048 instructions

17. Magnetic tape store :

(a) capacity - upto 40000 thirty-six-digit binary words or 80000 half-words (instructions)

(b) number of zones :- 255

(c) speed of recording and reproduction :- 4500± 10% words per minute.

18. Punched tape store :

(a) capacity-upto 10,000 words or instructions,

(b) number of zones :- 127

(c) rate of input :- 4500± 10% words per minute.

19. Rate of the printing the results :-100± 10% words perminute

20. Rate of punching of words from the computer:-150± 10% words per minute.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

CHAPTER I

Purpose and the main operation and technical specifications of the computer

1.1 Purpose

Universal automatic digital computer "Ural" is meant for solving engineering problems in scientific research institutes, design bureaus, higher educational institutions and factories. The computer can solve a wide range of mathematical and logical problems automatically through a series of arithmetic and logical operations programmed beforehand.

In the computer, an advanced system of operations with conditional and unconditional control transfer depending on different signs is provided. The composition of various devices and their associated facilities ensure solution of mathematical problems by recourse to any numerical technique. There is a provision in the advanced system of signalling and in the manual control system of the computer, which allows programme execution as well as a slight interruption if necessary to bring about changes while learning how to operate it.

1.2 Basic Operational and technical specifications

The computer "Ural" has the following operational and technical specifications.

1. Length of decimal words at the input to the computer and at the output to print is 9 decimal digits (the least significant digit is always even.)

2. The length of octal words at the input of the computer and at the output to the print, is 12 octal digits.

3. The system of representing the words at the input and output of the computer and to the printing unit is in decimal as well as in octal.

4. The system of representing the instructions at the input and output of the computer and to the printing unit is octal.

5. The system of representing words and instructions in the computer is binary.

6. The length of words in the computer is 36 binary digits (10.5 decimal and one digit for the sign of the word.).

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

General Purpose Automatic Digital Computer "Ural"

Volume I

Contents

Introduction

Chapter I

Purpose and the main operational & technical specifications of the computer

1.1 Purpose

1.2 Main operational & technical specifications

Chapter II

The components of computer and purpose of individual devices

Chapter III

Process of solving problems in the computer and the system of instructions

3.1 Solving the problems

3.2 System of instructions

Chapter IV

Symbols and definitions of the basic elements

Chapter V

'Plug in' units of the computer

5.1 Types and number of units

Chapter VI

Circuit design and symbols of the main signals

6.1 Design of the functional diagrams

6.2 Design of the circuits, wiring diagrams

6.3 System of marking the main signals.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Introduction

The present volume is the first of the four volumes of the General Purpose Automatic Digital Computer "Ural".

In the first volume the following are discussed:

General description of the computer, principles of operation technical specifications of their component parts, purpose of individual devices, system of instructions as well as general description of the "plug in" units used in the computer, symbols for the elements and the main signals.

The second, the third and the fourth volumes contain description of circuits and operation of the individual devices of the computer. The description of the input and output devices is given in the fourth volume. Instructions for operation of the input and output devices (as distinguished from instructions for the remaining devices) are given in the fourth volume, for the sake of convenience.

The present description was written, when the computer was under production and the drawings were being corrected; and therefore the diagrams may not be exact; but this should not be an hindrance to the study of the computer.

The following persons are the contributors:-

ANTONOV V.S.	KONOVALENKO A.F.	NEVSKAYA F.P.
BURDAKOV B.P.	MUKHIN V.I.	PAVLOV A.D.
KALMYKOV A.G.	NEVSKY	RAMEYEV B.I.

Translation from the Russian original : by Swapan Kumar Dutta

Revised, Compiled and Edited by : K.S. Rao, M.Sc(Tech.)(Warsaw).

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ЗАВОД
СЧЕТНО-АНАЛИТИЧЕСКИХ МАШИН

УНИВЕРСАЛЬНАЯ АВТОМАТИЧЕСКАЯ ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ МАШИНА — Урал —

ТЕХНИЧЕСКОЕ ОПИСАНИЕ

ТОМ II

ГОСИНТИ
Москва 1958

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

РСФСР

СОВЕТ НАРОДНОГО ХОЗЯЙСТВА

Пензенского экономического ад нистративного района

ЗАВОД
СЧЕТНО-АНАЛИТИЧЕСКИХ МАШИН

"УТВЕРЖДЕНО"
Главным конструктором
машины "Урал"
Б.И. Рамеевым
26 августа 1957 г.

УНИВЕРСАЛЬНАЯ АВТОМАТИЧЕСКАЯ ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ МАШИНА "У Р А Л"

ТЕХНИЧЕСКОЕ ОПИСАНИЕ

1100.000 ТО

ТОМ II

ГОСИНТИ
МОСКВА 1958 г.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ГЛАВА 7

ВЗАИМОДЕЙСТВИЕ ОСНОВНЫХ БЛОКОВ МАШИНЫ И ВРЕМЕННЫЕ ДИАГРАММЫ ОСНОВНЫХ СИГНАЛОВ

7.1 ВЗАИМОДЕЙСТВИЕ ОСНОВНЫХ БЛОКОВ МАШИНЫ

Подготовленная и проверенная на устройствах ввода исходных данных лента с программным и числовым материалом устанавливается в накопитель на перфоленте. С помощью кнопки "Начальный пуск" или с помощью предварительно введенной с пульта в НМБ подпрограммы программа и исходные данные для решения задачи с ленты вводятся в ячейки НМБ. После ввода управление автоматически передается в начало программы / на счетчике команд устанавливается адрес первой команды программы /, и начинается последовательное исполнение команд по одной в порядке их расположения в ячейках накопителя, кроме случая исполнения команд передач управления. Числовой материал для исполнения команд выбирается из ячеек, где расположен введенный с ленты исходный числовой материал. Промежуточные результаты вычислений записываются в НМБ. Большие группы промежуточных данных по мере их накопления в НМБ могут отправляться на хранение в НМЛ и в соответствующем месте программы вводиться обратно в НМБ для дальнейшего использования в процессе вычислений.

Окончательные результаты вычислений выдаются на АУ с НМБ или получаются в АУ в результате выполняемых операций и поступают на выходные устройства для печати или перфорирования.

Взаимодействие основных блоков машины при работе можно рассмотреть на примере исполнения программы, приведенной в таблице 7.1, по схеме машины, изображенной на рис. 7.1.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Ячейка накопителя
0100
0101
0102
0103
0104
0105
. . . . .
0200
0201

Блоком, определя
манд, является блок
на нем адрес первой
менять, увеличива
Содержимое счетчика
блоке адреса команд
нацпатиразрядные ко
ности НМБ двумя стр
зон НМБ, по 512 стр
ла записываются на
ми по 9 разрядов в
мя работы барабан в
мимо считывающих го
в головках наводятс
письменного числа. Та
бана магнитные голо
барабане материал -

Блок адреса ко
команды вырабатыва
моменты времени, ко
ячейки поверхност

Рис. 7.1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 7.1

Таблица 7.1

Ячейка накопителя	Команда	
	Операция	Адрес
0100	Сл2	a_1
0101	Сл1	a_2
0102	Ум1	a_3
0103	Пб	a_4
0104	Е2	0200
0105	Ум2	a_5
.	.	.
.	.	.
.	.	.
.	.	.
0200	Сл2	$в_1$
0201	Вд	$в_2$

Блоком, определяющим последовательное исполнение команд, является блок счетчика команд УУ. Установленный на нем адрес первой команды при пуске машины начинает изменяться, увеличиваясь на единицу в каждом такте машины. Содержимое счетчика команд в начале такта фиксируется в блоке адреса команды НМБ по цепи "адрес команды". Восемнадцатиразрядные команды и числа записываются на поверхности НМБ двумя строками по 9 разрядов в двух из четырех зон НМБ, по 512 строк каждая. Тридцатишестиразрядные числа записываются на поверхности барабана четырьмя строками по 9 разрядов в каждой строке в четырех зонах. Во время работы барабан вращается непрерывно. При прохождении мимо считывающих головок строк, в которых имеется запись, в головках наводятся импульсы, соответствующие коду записанного числа. Таким образом, во время вращения барабана магнитные головки воспроизводят весь записанный на барабане материал -как программный, так и числовой.

Блок адреса команды НМБ по зафиксированному адресу команды вырабатывает два коротких импульса как раз в те моменты времени, когда мимо считывающих головок проходят участки поверхности барабана с записанными на них девятками соответствующей команды.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

моментам прохождения мимо
для данного адреса строк по-
тся тем, что выработка импуль-
осуществляется с помощью се-
ерия вырабатывается при про-
дих головок рисок, нарезанных
аполненных магнитным материа-
ени эта серия жестко связана
определенных участков поверх-

команды поступают на 9 кла-
кают считываемый головками
манды по цепи "команда" на
довательно, по цепи "команда"
ваемые головками импульсы, а
соответствующей адресу, ус-
команды. На входе регистра
ируются входными клапанами, и
в развернутом виде:
старших разрядов; импульсы
разрядов регистра команд.
го такта на регистр команд
первого адреса программы
$Сл2а_1$ из адреса 100, см.

держимое счетчика команд
е адреса команды фиксирует-
выбранной на регистр команд
ти младших разрядов, соот-
в блоке адреса числа. Код
-ти старших разрядов регист-
его/ фиксируется в дешифра-

номера операции с выхода
ций / для однотактных опе-
а дешифратора команд/ выда-
сохраняется в течение все-

Таблица 7.2

№ тактов	1	2	3	4	5	6	7	8
Число на счетчике команд.	100	101	102	103	104	200	201	.....
Зафиксированный в БАК адрес команды	100	101	102	103	104	200	201	.....
Выбирается на регистр команд	$Сл2а_1$	$Сл1а_2$	$Ум1а_3$	Пб $а_4$	E2 0200	$Сл2в_1$	$Вдв_2$	.....
Сигнал исполняемой операции,	-	$Сл_2$	$Сл_1$	Ум1	Пб	E2	$Сл_2$	Вд
Зафиксированный в БАЧ адрес числа,	-	-	$а_1$	$а_2$	$а_3$	$а_4$	0200	$в_1$	$в_2$
Сигнал разрешения чтения числа,	-	-	есть	есть	есть	-	-	есть	есть
Сигнал разрешения записи числа	-	-	-	-	-	есть	-	-	-
Исполняется	-	Содержимое $а_1$ посылается на сумматор.	-	Содержимое $а_2$ складывается с содержимым сумматора.	Содержимое сумматора.	Содержимое $а_3$ умножается на содержимое $а_4$	Передается посылается в ячейку $а_4$ НМБ	Содержимое сумматора.	Содержимое $в_1$ суммируется с содержимым ячейки $в_2$.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ерации в НМБ выдается сигнал
и сигнал разрешения записи
о, какая операция исполняется
ой программе во втором такте
42 и сигнал разрешения чтения

такту по цепи "команда"выбира-
анда Сл1 a_2 из адреса 101.
читывающими головками,через
пают также на схему 9 клапа-
подаются короткие импульсы,
а числа в моменты прохождения
писанного в адрес a_1. Корот-
адреса числа предварительно
ешения чтения чисел,и т.к.
го такта выдается,проходят
го такта по каналу "число"
сдвигатель АУ поступают че-
ов,соответствующих коду трид-

системы 9 магнитных головок,
рядов,блока адреса команды
производить в течение одного
алу "команда" и выборку чис-
сь тем,что записанный в раз-
я вращения барабана воспро-
моменты времени.
на схемы управления массо-
ет в них выработку соответ-
2/ сигналов. Эти сигналы
подготовку схем АУ к выпол-
течение такта-разворот
на регистр АУ так,что пос-
первой строки через систе-
тот код заносится на 9 стар-
прихода кода второй строки-
стра и т.д. Перед концом
ного числа окажется записан-
ре АУ.

Кроме этого, сигналы со схем управления массовыми каналами в конце такта производят соответствующие действия над кодами чисел, находящихся в сумматоре и на регистре АУ, в результате которых выполняется операция / в данном случае - сбрасывается сумматор и на него переписывается код числа с регистра/.

В конце второго такта счетчик команд увеличивает адрес команды до 102. В блоке адреса команды фиксируется 102. В блоке адреса числа фиксируется адресная часть выбранной на регистр команд команды a_2. На дешифраторе команд код предыдущей операции Сл2 сбрасывается, и фиксируется код операции с регистра команд -Сл1.

В третьем такте по сигналу Сл1 схемы АУ подготавливаются к выполнению операции, по цепи "команда" на регистр команд выбирается из НМБ код команды Ум1a_3; по цепи "число" поступает код числа, записанного в адресе a_2; происходит разворот числа на регистр АУ и в конце такта - выполнение операции Сл1 в АУ.

В течение четвертого такта производятся аналогичные действия с той лишь разницей, что выполнение операции Ум1 в АУ производится не в конце такта, а в течение такта по мере поступления на входной сдвигатель кодов строк числа.

Работа схем в течение пятого такта отличается от предыдущих тактов тем, что при появлении на выходе дешифратора команд сигнала операции Пб в НМБ выдается сигнал разрешения записи числа и не выдается сигнал разрешения чтения числа. При этом выборки числа на входной сдвигатель в АУ по цепи "число" происходить не будет, так как соответствующие клапаны в НМБ будут закрыты.

В арифметическом устройстве содержимое сумматора в течение такта с помощью системы сворачивающихся клапанов на выходе сумматора переписывается на девятиразрядный выходной регистр. Перепись производится группами кодов по 9 разрядов четыре раза за такт, начиная со старших, и таким образом, что к моменту прохождения мимо головок барабана какой-либо строки адреса, зафиксированного в блоке адреса числа, на выходном регистре оказывается зафиксированным код соответствующей девятки числа. Такая перепись

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...р в АУ производится в
...гнала операции, поступа-
...овыми каналами АУ, и да-
...раций.
...не вырабатывается сигнал
... выходного регистра, пос-
...МБ, далее не проходит, ибо
...казываются закрытыми.
...рассматриваемый программы
... поступает на клапаны схем
...оказываются открытыми в
...са числа на клапаны схем
...сы, т.е. в те моменты,
...роки зон барабана, соот-
... импульсы со схем записи
...тные головки /служащие как
...ведения материала/ и про-
...атора в четыре строки,

...на счетчике команд меня-
...ешифратора команд выдает-
...ое счетчика команд сбра-
...ередача управления"/от-
... управления/ фиксируется
...асти регистра команд -

...ан в блоке адреса команд.
... зафиксирован адрес -
...гналов операций выдает-
...спользуется только в УУ
...врешения чтения числа и
... операции отсутствуют.
...не будет происходить ни
... НМБ.
... работать /исключая пере-
...стр/, так как в схемы

...емы машины работают
...ктах.

Рассмотрение работы схем произведено для полных адресов чисел. При работе с числами, расположенными в неполных адресах, схема блока адреса числа выдает на клапаны не четыре, а два импульса, соответствующие по времени строкам НМБ, в которых записаны неполные числа. На входной сдвигатель АУ выдаются лишь две группы кодов числа по 9 разрядов, и на регистр АУ перепись со входного сдвигателя происходит лишь в старшие 18 разрядов.
Кроме того, при неполном /как четном, так и нечетном/ адресе на блоке адреса числа НМБ с сумматора АУ на выходной регистр переписываются две девятки кодов со старших 18 разрядов сумматора.
Запись содержимого этих 18 разрядов при наличии сигнала разрешения записи числа будет производится в две соответствующие строки зон НМБ.

При других операциях, выполнение которых происходит за один такт, блоки машины взаимодействуют аналогично, отличаясь лишь выполнением операций внутри устройств АУ и УУ. Более подробное рассмотрение выполнения операций внутри устройств будет произведено ниже при описании работы соответствующих устройств.

В машине имеются также несколько операций, выполнение которых занимает время, большее одного такта / Дл, Нр, Из, ГрОп/.
При выполнении этих операций в схемах выработки сигналов операций УУ в работе участвуют, кроме дешифратора команд, и другие блоки. С помощью сигналов, вырабатываемых в этих блоках, содержимое счетчика команд сохраняется неизменным на время выполнения соответствующей операции. Сигнал операции с выхода дешифратора команд выдается в течение всего времени, пока исполняется операция, на дополнительные блоки, с выходов которых выдаются сигналы на время соответствующих тактов данных операций /обычно длительностью в один такт /, в том числе и сигналы обращения к накопителю на перфоленте или к накопителю на магнитной ленте. Более подробное рассмотрение выработки этих сигналов и работы блоков УУ при выполнении этих операций будет произведено ниже при описании работы схем УУ /см. гл. 12/.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

имодействия блоков при груп-
с НПЛ и НМЛ в накопитель
накопителя на барабане в
й будет рассмотрено позже,
стройств машины.

мы основных сигналов

ного рассмотрения взаимо-
шины, для выполнения операций
злять:
дреса команды и адреса числа
времени такта коротких им-
команд и чисел и осуществле-
ствующим адресам.
анды на счетчике команд УУ на

нды со счетчика команд УУ в
ерепись адреса числа с регист-
числа НМБ в начале каждого

операции с регистра команд
в конце такта.
выполнению операции в нача-
ии в АУ в течение такта или
ерации в АУ в конце такта и
вязанные с подготовкой, вы-
раций в машине.
функций в машине существует
равляющих импульсов и серий
т во все устройства машины
соответствующего клапанирова-
роизводят все действия над
ходимые для выполнения опе-

рабатываются от синхронизиру-
в НМБ.

На трех синхронизирующих дорожках барабана нанесены риски и заполнены магнитным материалом. Магнитный материал намагничивается от стирающей головки при стирании барабана. При вращении барабана риски проходят мимо магнитных головок, установленных против этих дорожек. В момент прохождения каждой риски мимо головки в обмотке головок наводится импульс, вызванный взаимодействием магнитной цепи головки и магнитного поля, создаваемого намагниченным материалом риски.
Эти импульсы усиливаются и выдаются по соответствующим трем каналам, как серии импульсов. По одному каналу выдаются 2048 импульсов - четырьмя группами по 512 импульсов / серия импульсов С 2048/, по второму - 4 импульса /серия С4/, по третьему - 53 импульса / серия С 53/.

Расположение импульсов этих серий внутри такта барабана и взаимное их расположение показано в трех первых строках временной диаграммы импульсов, приведенной на рис. 7.2.
Длительность импульсов серий С 2048 и С 53 порядка 2,5-3 микросекунд. Длительность импульсов серии С4 порядка 8-10 микросекунд.

С е р и я С 2048 предназначена для выработки импульсов чтения и записи команд и чисел. Импульсы С2048 соответствуют по времени прохождению мимо головок определенных участков поверхности барабана, поэтому с их помощью можно вырабатывать импульсы в моменты такта, соответствующие прохождению мимо считывающих головок определенных строк магнитной поверхности /определенных адресов/.

Интервалы времени между группами по 512 импульсов необходимы для осуществления изменения адреса числа между отдельными строками числа при групповых операциях. С этой же целью введена серия С4, импульсы которой по времени совпадают с разрывами С 2048. Кроме того, С4 предназначается для выработки управляющих импульсов в УУ.

Между началом такта и началом С 2048 оставлен интервал времени, необходимый для подготовки устройств к выполнению операции.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 7.2

Между концом С 2048 и концом такта также имеется временной промежуток, необходимый для завершения некоторых операций в АУ.

С е р и я С 53 предназначена для выработки управляющих импульсов и серий управляющих импульсов /см. ниже/. Импульсы этой серии следуют равномерно почти по всей длительности такта. Интервалы между импульсами С 53 по времени равны 190 микросекундам, лишь интервал между 1-ым и 2-ым, 2-ым и 3-им импульсами - по 150 микросекунд и между 53-им и 1-ым импульсами - 200 микросекунд. Интервал в 190 микросекунд обусловлен временем выполнения операций в арифметическом устройстве. Интервал в 150 микросекунд введен для сокращения длительности такта в тех местах, где уменьшение расстояния допустимо - в начале такта. Интервал в 200 микросекунд введен для увеличения расстояния между управляющими импульсами И6 и И1.

Общая длительность такта машины складывается из суммы интервалов времени между импульсами серии С 53 и при скорости вращения барабана 6000 об/мин равна 190.50+ +150.2+200 = 10000 микросекунд = 10 миллисекунд.

Импульсы серий С 53 и С 4 поступают из НМБ в блок выработки импульсов УУ, в котором от импульсов серии С 53 вырабатываются три серии положительных импульсов по 53 импульса в каждой серии. Передние /положительные/ фронты импульсов совпадают с передними / отрицательными/ фронтами импульсов С 53. Длительность импульсов каждой серии равна соответственно 120 микросекундам, 100 микросекундам и 50 микросекундам. Обозначаются эти серии соответственно длительностям их импульсов - серия С 120, серия С100, и серия С50.

Временная диаграмма расположения импульсов этих серий в такте приведена в 4 ÷ 6 строках диаграммы, изображенной на рис. 7.2.

С е р и я С120 предназначена в машине для выработки различных одиночных импульсов, совпадающих по времени с отдельными импульсами С120 и употребляющихся для клапанирования в различных цепях машины. Длительность импульсов серии выбрана из расчета достаточно полного нарастания амплитуды импульсов на выходе клапанов различных типов, употребляющихся в машине.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

0 предназначена, в основном, для вы-
в с большими длительностями фронтов
олучения на выходе клапанов сигналов
0 микросекунд с малой длительностью
нта /формирование импульсов с хорошим

0 имеют отрицательный фронт, длитель-
1 микросекунду. Так как большая часть
алов имеет длительность 120 микросе-
импульсов серии С100 выбрана несколь-
учения хорошего формирования сигналов.
так же, как и С100, применяется для
алов. Импульсы С50 тоже имеют отрица-
ительностью порядка 1 микросекунды.
ках диаграммы /рис. 7,2/ приведены
положение в такте системы управляющих
3,И4,И5.И6. Импульсы И1,И2,И3,И4,И5 вы-
м выделения в схеме выработки импульсов
льсов серии С120 и по длительности и
такте совпадают с соответствующими им-

соответствуют первому и второму импуль-
мпульсы И3,И4,И5 - 51-му, 52-му и 53-му
ередний фронт импульса И6 совпадает с
мпульса И5, длительность и6-50 микросе-

мпульсы имеют отрицательные фронты ма-
/ 1 ÷ 2 микросекунды/, достаточные для
ых схем, и могут без дополнительного
ульсами серий употребляется в триггер-

серий С120, С100,С50 и управляющие им-
хний уровень 120 ÷ 130 в, нижний уровень
т для обеспечения согласования нижних
анных схемах.
е выше функции в машине осуществляются:
мпульса И4 - изменение адреса команды на
УУ.

2/ С помощью импульса И2 и серии С100 - перепись адреса команды со счетчика команд УУ в блок адреса команд НМБ.

3/ С помощью импульса И5 - перепись адреса числа с регистра команд УУ в блок адреса числа НМБ.

4/ С помощью импульса И6-перепись кода номера операции с регистра команд на дешифратор команд УУ.

5/ С помощью импульсов И1,И2 и серий С100,С50 -подготовка схем АУ к выполнению операций.

6/ С помощью серий С120,С100,С50 - исполнение операций в АУ в течение такта.

7/ С помощью импульсов И3,И4,И5 и серий С100, С50 завершение операций в АУ.

При вращении барабана и включенном питании система управляющих импульсов и серий импульсов вырабатывается непрерывно в каждом такте, независимо от выполняемых в машине операций. За такт машины принимается время одного полного оборота барабана.

За один такт каждое устройство должно произвести определенный комплекс действий, необходимых для выполнения одной однотактной операции. Так как действия, выполняемые различными устройствами машины, различны и совершаются в разных частях такта, то и условные границы законченного комплекса действий для разных устройств могут быть проведены в различных местах такта. например, полное выполнение операции в арифметическом устройстве производится за время, пока выдается сигнал операции /см. рис. 7,2/, т.е. начиная от отрицательного фронта И6 и до положительного фронта следующего И6. В устройстве управления для выработки сигналов операций после приема кода команды на регистр команд из НМБ необходимо некоторое время перед И6.Поэтому основные действия, необходимые для выполнения операций в устройстве управления, начинаются раньше и, соответственно, раньше заканчиваются - от отрицательного фронта И3 до отрицательного фронта следующего И3. Поэтому за границу между тактами в АУ условно принят момент прохождения отрицательного фронта импульса И6, в УУ - момент прохождения отрицательного фронта И3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

а, в основном, для вы-
лительностями фронтов
ходе клапанов сигналов
с малой длительностью
ание импульсов с хорошим

ательный фронт, длитель-
у. Так как большая часть
ительность 120 микросе-
рии С100 выбрана несколь-
го формирования сигналов.
и С100, применяется для
С50 тоже имеют отрица-
рядка 1 микросекунды.
/рис. 7.2/ приведены
такте системы управляющих
мпульсы И1,И2,И3,И4,И5 вы-
схеме выработки импульсов
20 и по длительности и
от с соответствующими им-

первому и второму импуль-
И5 - 51-му, 52-му и 53-му
импульса И6 совпадает с
ительность И6-50 микросе-

отрицательные фронты ма-
секунды/, достаточные для
ут без дополнительного
употребляется в триггер-

100,С50 и управляющие им-
20 ÷ 130 в, нижний уровень
ния согласования нижних

в машине осуществляются:
изменение адреса команды на

2/ С помощью импульса И2 и серии С100 - перепись адреса команды со счетчика команд УУ в блок адреса команд НМБ.

3/ С помощью импульса И5 - перепись адреса числа с регистра команд УУ в блок адреса числа НМБ.

4/ С помощью импульса И6-перепись кода номера операции с регистра команд на дешифратор команд УУ.

5/ С помощью импульсов И1,И2 и серий С100,С50 -подготовка схем АУ к выполнению операций.

6/ С помощью серий С120,С100,С50 - исполнение операций в АУ в течение такта.

7/ С помощью импульсов И3,И4,И5 и серий С100, С50 завершение операций в АУ.

При вращении барабана и включенном питании система управляющих импульсов и серий импульсов вырабатывается непрерывно в каждом такте, независимо от выполняемых в машине операций. За такт машины принимается время одного полного оборота барабана.

За один такт каждое устройство должно произвести определенный комплекс действий, необходимых для выполнения одной однотактной операции. Так как действия, выполняемые различными устройствами машины, различны и совершаются в разных частях такта, то и условные границы законченного комплекса действий для разных устройств могут быть проведены в различных местах такта. например, полное выполнение операции в арифметическом устройстве производится за время, пока выдается сигнал операции /см. рис. 7.2/, т.е. начиная от отрицательного фронта И6 и до положительного фронта следующего И6. В устройстве управления для выработки сигналов операций после приема кода команды на регистр команд из НМБ необходимо некоторое время перед И6.Поэтому основные действия, необходимые для выполнения операций в устройстве управления, начинаются раньше и, соответственно, раньше заканчиваются - от отрицательного фронта И3 до отрицательного фронта следующего И3. Поэтому за границу между тактами в АУ условно принят момент прохождения отрицательного фронта импульса И6, в УУ - момент прохождения отрицательного фронта И3.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

хем машины за границу
ательный фронт импульса
и рассмотрении схем УУ,
ы схем встречаются от-
ия. Нумерация управляю-
ена, исходя из принятого
ктами.
а обозначаются И1 и И2;
И4 и И5; последний им-
го считается окончание
серий С53 и С120 на рис.

пераций управляющие им -
вуют в работе машины, но
осуществляется не от ба-
ленто протяжного механизма
магнитной ленте. Для этого
ой операции вырабатывается
ульсов лент"/, каждый из
оспроизведения /или записи/
ительность импульсов се -
яние по времени между им-

ьсов, вырабатываемых от
иентированы как угодно,
е по времени во время ра-
стоянно меняется. Более
ки сигналов СЛ произведе-
хем НПЛ и НМЛ.

ГЛАВА 8

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

8.1 НАЗНАЧЕНИЕ И СОСТАВ

Арифметическое устройство /АУ / предназначено для выполнения арифметических и логических операций над числами и командами, представленными в двоичной системе счисления. Операции как над числами, так и над командами производятся в одних и тех же цепях в соответствии с содержанием команды, предусмотренным системой команд.

Арифметическим устройством выполняются следующие операции:

Сл1,Сл2,Вч1,Вч2,Ум1,Ум2,Дл,Фв,Сд,Вд,Фр,Ср,Нр,Пб,Пр, Пск,См.

Кроме перечисленных операций,АУ участвует при выполнении операций Пч и Пф, а также операций переписи числового материала с одного накопителя на другой. В последнем случае АУ используется в качестве сдвоенного буферного регистра, необходимого для синхронизации работы накопителя на магнитном барабане и ленточных накопителей.

Арифметические операции в АУ производятся над числами, представленными в обратном коде, поэтому сумматор АУ является сумматором чисел в обратном коде с циклическим переносом.

Арифметическое устройство состоит из входного,выходного и арифметического узлов, узла триггера знака и узла местного управления.

Входной узел л предназначен для приема числового материала из НМБ,НМЛ и НПЛ и состоит из 3-х блоков:

1. Блока сброса и сдвига входного сдвигателя /15/.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

стр /14/
отом на регистр /16/
предназначен для выдачи
ной регистр с преобразова-
узел входит блок выходно-

ческий узел предназначен
и логических операций, а
иси. Арифметический узел

/10/;
разрядов сумматора и ре-

переполнения /09/;
регистра /07/;
сумматора и регистра част-

лов Ω и φ /01/;
ления, формирования /02/.
ера знака предназначен
ираемого из НМБ, содержи-
оманд при выполнении опера-
знака результата очеред-

вляет преобразованием кода
стра на сумматор, содержи-
выходной регистр или на
а. Узел триггера знака сос-

/13/;
писью /08/.
местного управления пред-
о для данной операции чис-
определения направления
й Сд и Нр, а также для вы-
операций.

Узел местного управления состоит из 2-х блоков:

1. блока выработки импульсов сдвига /17/;
2. блока выработки сигналов операций /18/.

8.2 ОСНОВНЫЕ СИГНАЛЫ, ИСПОЛЬЗУЕМЫЕ В АРИФМЕТИЧЕСКОМ УСТРОЙСТВЕ

Работа арифметического устройства синхронизируется магнитным барабаном. Один полный оборот барабана определяет продолжительность такта работы АУ и всей машины вцелом.

Для синхронизации работы всех узлов, блоков и отдельных элементов АУ используются два вида сигналов: серии С50, С100 и С120 и управляющие импульсы И1,И2,И3, И4,И5, вырабатываемые в устройстве управления из серии С53, поступающей с синхронизирующей дорожки магнитного барабана /см. главу 7/.

Длительности импульсов серий С50, С100 и С120 выбраны соответственно равными 50, 100 и 120 микросекундам. Передние фронты импульсов совпадают. Серия С50 используется в АУ для формирования импульсов сдвига и сброса, серии С100 и С120 - для формирования сигналов записи и для выработки сигналов, дающих разрешение на перепись.

Период рабочих серий определяется временем, необходимым для сложения двух чисел в 43- разрядном сумматоре /разряд знака + разряд переполнения + 35 числовых разрядов + 6 дополнительных разрядов/, и равен 190 микросекундам. Это время складывается из времени задержки сигналов в линиях задержки сумматоров, времени задержки одноразрядных сумматоров и запаса времени на нестабильность работы управляющих схем.

Импульсы И1 и И2, вырабатываемые в начале такта машины, служат для подготовки АУ к выполнению операции, предусмотренной программой в данном такте.

Импульсы И3, И4 и И5, вырабатываемые в конце такта, служат для выполнения данной операции и формирования ее результата.

Функции,выполняемые импульсами И1,И2,И3,И4,И5,различ-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ой операции...
асположение серий и управ-
ны показано на временной
. 8.1.
АУ поступают, кроме того,
в последовательности, пре-
алы однотактных операций
ния непосредственно с дешиф-
ий Дл и Нр, выполняемых АУ
а такта, вырабатываются уст-
деления и нормализации. Для
ализации вырабатываются от-
начаются Дл1, Дл2, Дл3, Дл4,
ользуемые в арифметическом
сигналы, вырабатываемые
8.1.

Таблица 8.1

ких целей используется
метическом устройстве

3
уется для управления пере- числового материала из НМБ
уется для управления пере- числового метариала из НМБ
уется для управления пере- ервой девятки /разряды с 28 й/из сумматора на выходной р.
уется для управления пере- второй девятки /разряды с 19 й/из сумматора на выходной р.
уется для управления пере- третьей девятки /разряды с 10 й/из сумматора на выходной ре-

1	2	3
Б 6	03-02-4И-03	Используется для управления переписью четвертой девятки /разрядов с 1 по 9-ый/ из сумматора на выходной регистр.
Б 7	03-02-И-07	Используется для сброса и формирования сигналов записи на выходной регистр.
У 1	02-06-И-01	Используется для сброса содержимого сумматора, регистра и триггера знака при работе с клавиатуры пульта управления.
У 2	02-06-К-03	Используется для переписи числа, набранного на клавиатуре пульта управления, в регистр.
У 3	02-06-К-04	Используется для переписи содержимого регистра на сумматор с преобразованием в обратный код при работе с клавиатуры пульта управления.
У 4	02-10-У-04	Используется для блокировки сброса триггера ψ при остановке машины.
С Л	04-01-И-01	Используется для сброса сумматора, переписи содержимого регистра на сумматор, сброса регистра при выполнении групповых операций переписи.
М З	04-01-И-34	Используется для управления разворотом чисел со входного сдвигателя на регистр при выполнении операции ЛМ2.
А 1 и $\overline{А1}$	01-13-У-01	Используется для управления преобразованием кода при переписях содержимого регистра на сумматор, содержимого сумматора на регистр, выходной регистр и регистр печатающего устройства, выработки частного при выполнении операции деления и т.д.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ой операции.
асположение серий и управ-
ны показано на временной
. 8.1.
АУ поступают, кроме того,
в последовательности, пре-
алы однотактных операций
ния непосредственно с дешиф-
ий Дл и Нр, выполняемых АУ
а такта, вырабатываются уст-
деления и нормализации. Для
ализации вырабатываются от-
начаются Дл1, Дл2, Дл3, Дл4,

ользуемые в арифметическом
сигналы, вырабатываемые
8.1.

Таблица 8.1

ких целей используется
метическом устройстве

3
уется для управления пере-
ислового материала из НМБ.
уется для управления пере-
ислового материала из НМБ.
уется для управления пере-
ервой девятки /разряды с 28
й/из сумматора на выходной
р.
уется для управления пере-
второй девятки /разряды с 19
й/из сумматора на выходной
р.
уется для управления пере-
третьей девятки /разряды с 10
й/из сумматора на выходной ре-

1	2	3
Б 6	08-02-4И-03	Используется для управления переписью четвертой девятки /разрядов с 1 по 9-ый/ из сумматора на выходной регистр.
Б 7	08-02-И-07	Используется для сброса и формирования сигналов записи на выходной регистр.
У 1	02-06-И-01	Используется для сброса содержимого сумматора, регистра и триггера знака при работе с клавиатуры пульта управления.
У 2	02-06-К-03	Используется для переписи числа, набранного на клавиатуре пульта управления, в регистр.
У 3	02-06-К-04	Используется для переписи содержимого регистра на сумматор с преобразованием в обратный код при работе с клавиатуры пульта управления.
У 4	02-10-У-04	Используется для блокировки сброса триггера ч при остановке машины.
С Л	04-01-И-01	Используется для сброса сумматора, переписи содержимого регистра на сумматор, сброса регистра при выполнении групповых операций переписи.
М З	04-01-И-34	используется для управления разворотом чисел со входного сдвигателя на регистр при выполнении операции ЛМ2.
А 1 и $\overline{А1}$	01-13-У-01	Используется для управления преобразованием кода при переписях содержимого регистра на сумматор, содержимого сумматора на регистр, выходной регистр и регистр печатающего устройства, выработки частного при выполнении операции деления и т.д.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

уется для управления
ием кода при переписи
сумматора на регистр, в
тки частного и для управ-
азованием кода при пере-
я на сумматор, для выра-
ов ω и φ и т.д.
уется для выработки сиг-
нения φ ,определения
сдвига нормализуемого

уется для управления вы-
бходимого количества им-
га при выполнении опе-
изации.
ются для формирования
пульсов в сумматоре,ре-
ном сдвигателе.
ются для формирования
пульсов в сумматоре и
ного и для управления
ителя на сумматор при
ерации деления.
ются для определения на-
ига при выполнении опе-
и нормализации, а также
случая деления равных

ется в УУ при выполне-
условной передачи уп-
в АУ при выполнении
лизации Нр.
тся в УУ.

метического устройст-
сположение сигналов
ины.



Рис. 8.1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

и 8.4 приведено вза-
в зависимости от ад-
оманд.
налов Б1 и Б2 для слу-

ый адрес,
тный адрес.
5,Б6 и Б7 для случая
8.3, для случая непол-

всех применяемых в АУ
ия приводятся в тех
абота блока или эле-
ы.

УКРУПНЕННОЙ БЛОК-
УСТРОЙСТВА

тического устройства
ачального рассмотрения
ифметическом устройстве
т числовой материал; в
бно. Кроме того, на схе-
между отдельными бло-
имые для выполнения

лает:
рядов в каждой группе в
ячейки или 2-мя груп-
оспроизведения неполной

ряда в каждой группе;
рядов в каждой в слу-
ые ячейки или 3-мя груп-
случае переписи мате-

и регистра команд при
ходит параллельно по



Рис. 8.2

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.3



Рис. 8.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

машиной-параллельно

кого устройства

ядов в каждой груп-
мя группами по 9
в неполную ячейку.
3 разряда в каждой

выходной перфора -

в АУ по блок-схеме
ерации Сл2. Некото-
ения между сигналами

исел Сл 2(02)

о,и содержимое ячей-
улем. Если число,
ательным,то выда-
нении операции

але такта происхо-
мых для выполнения

ора, x/ сброс регист-

для сокращения

сумматора, разря-
х разрядов сумма-

двиг основного
ия.
вается сдвиг ре-
ов регистра.
рос основного ре-
разрядов регистра.
двиг основного



Рис. 8.5

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

машиной-параллельно

кого устройства

ядов в каждой груп-
мя группами по 9
в неполную ячейку.
3 разряда в каждой

выходной перфора -

в АУ по блок-схеме
ерации Сл2. Некото-
ения между сигналами

исел Сл 2(02)

о,и содержимое ячей-
улем. Если число,
ательным,то выда-
нении операции

але такта происхо-
ных для выполнения

ора, x/ сброс регист-

для сокращения

сумматора, разря-
х разрядов сумма-

двиг основного
ия.
вается сдвиг ре-
ов регистра.
рос основного ре-
разрядов регистра.
двиг основного



Рис. 8.5

Главный конструктор машины "Урал-1" (Рагеев) 25.7.57г. Рагеев Б.И.

(Невский) 23.7.57г.

Схема блочная арифметического устройства

Ф0009000 Сх6-1

Сл6

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ра, сброс триггера знака, триггера Ⓓ , триггера φ и входного сдвигателя.

Первые 9 старших разрядов числа, находящегося в ячейке "а" НМБ, сигналом Б2 переписываются с магнитного барабана на входной сдвигатель АУ. Кроме того, по сигналу Б2 схема управления разворотом на регистр вырабатывает сигнал, открывающий клапан переписи на регистр первой девятки. При этом содержимое входного сдвигателя переписывается следующим образом: знак, являющийся старшим разрядом первой девятки, переписывается в триггер знака; остальные 8 числовых разрядов переписываются с 35-го по 28-й разряды регистра. Регистр знака в выполнении арифметических операций не участвует.

После того как содержимое входного сдвигателя переписано, происходит сброс входного сдвигателя, который подготавливается к приему следующих 9 разрядов числа из НМБ. Второй подготовительный сигнал воспроизведения Б2 переписывает с магнитного барабана на входной сдвигатель АУ следующие 9 разрядов числа. Эти 9 разрядов вторым сигналом разворота, выработанным схемой управления разворотом на регистр, переписываются в 19 + 27 разряды регистра. После переписи входной сдвигатель снова сбрасывается.

Точно также с магнитного барабана на входной сдвигатель АУ выбираются третья и четвертая девятки и далее третьим и четвертым сигналом разворота переписываются в регистр /разряды 18 + 10 и 9 + 1 соответственно/. Если адрес "а" -неполный, то НМБ выдает только 2 сигнала Б2, в этом случае число из НМБ переписывается в триггер знака и в 19 + 35 разряды регистра.

По окончании разворота числа, выбранного из ячейки "а" НМБ на регистр, содержимое регистра переписывается на сумматор с преобразованием кода в зависимости от положения триггера знака.

---

x/ регистра, регистра знака и дополнительных разрядов регистра.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

писывается на сумматор через
раняя свое изображение;
через клапаны обратного кода,
ла меняется на обратное.
имого регистра на сумматор с
ный код в разряды знака и пере -
атически заносится комбинация
клапаны прямого кода/ либо ком-
иси через клапаны обратного ко-
жимое разряда знака указывает на
маторе числа.
их меньше единицы, содержимое
нения совпадают /т.е. 00 - число
отрицательное/.
получается по модулю больше еди-
еполнение/, то содержимое сумма-
с содержимым сумматора перепол-
ла определяется содержимым знако-
/ комбинация 01 - положительное
я 10 - отрицательное переполне-

умматоре число будет отрицатель-
, по сигналу А2, который вырабо-
если в знаковом разряде суммато-
абатывается сигнал $\omega = 1$.
ации всегда равен нулю. Примеры
приведены на стр. 34... и 35..

сложения чисел Сл 1(01)

роисходит алгебраическое сложение
слом в ячейке "а".
вшийся в сумматоре, превысит по мо-
жное в машине число, то выдается
и фиксируется в индикаторе пере-
олучившееся в сумматоре, будет от-
ся сигнал $\omega = 1$

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

перации в начале такта сбра-
р знака, триггер ω ,триггер
ь. Сброс сумматора и дополни-
ра не производится.
ткрывает клапан циклического
разряда сумматора на 1-й раз-
цов сумматора, а также перенос
льного сумматора на первый раз-

на регистр АУ, а знака – в
ся аналогично операции Сл2.
а регистр содержимое регистра
ор с преобразованием кода. По-
умматоре является суммой двух
дулю в общем случае может быть
если содержимое разряда знака
содержимым разряда переполне-
оисходит выработка сигнала φ=1.
ой операции, выполняемой АУ,
та зафиксировать в триггере
использоваться для выполнения
я этой цели триггер знака сбра-
писывается содержимое знакового
результат, получившийся в сумма-
же, как и при операции Сл2,
=1. Примеры выполнения команды
стр..37.. и стр.38....

для упрощения описания термины
то будут заменяться арифмети-
имер : вместо "открывает клапан
ического переноса" написано-
ического переноса .

1. Первое слагаемое в сумматоре
2. Второе слагаемое в ячейке ЯМВ.
3. Второе слагаемое в регистре
4. Знак второго слагаемого в триггере знака
5. Результат сложения в сумматоре
6. Знак результата в триггере знака
7. Сигнал ω
8. Сигнал φ

1	00,01	010	101	101	111	001	101	000	011	010	011	110	000	000									
2			0	01	001	101	000	010	000	101	010	011	101	110	000								
3			0	01	001	101	000	010	000	101	010	011	101	110	000	000	000						
4			0	01	001	101	000	010	000	101	010	011	101	110	000	000	000						
	1																						
	00,01	010	101	101	111	001	101	000	011	010	011	110	000	000									
	11,10	110	010	111	101	111	010	101	100	010	001	111	111	111									

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

операции в начале такта сбра-
р знака, триггер ω ,триггер
ь. Сброс сумматора и дополни-
ора не производится.
открывает клапан циклического
разряда сумматора на 1-й раз-
дов сумматора, а также перенос
льного сумматора на первый раз-

на регистр АУ, а знака - в
ся аналогично операции Сл2.
а регистр содержимое регистра
тор с преобразованием кода. По-
сумматоре является суммой двух
дулю в общем случае может быть
, если содержимое разряда знака
содержимым разряда переполне-
роисходит выработка сигнала φ=1.
дой операции, выполняемой АУ,
ата зафиксировать в триггере
использоваться для выполнения
ля этой цели триггер знака сбра-
писывается содержимое знакового
результат, получившийся в сумма-
к же, как и при операции Сл2,
φ=1. Примеры выполнения команды
стр. 37 и стр. 38 .

для упрощения описания термины
то будут заменяться арифмети-
имер : вместо "открывает клапан
лического переноса" написано-
ического переноса .

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

4. Знак второго слагаемого в триггере знака — 1

11,00 101 111 101 001 011 000 101 011 000 101 101 111 111

11,00 010 000 010 110 100 111 010 100 111 010 000 111 111

10,00 111 111 111 111 111 111 111 111 111 111 111 111 110

единица циклического переноса + 1

5. Результат сложения в сумматоре — 10,00 111 111 111 111 111 111 111 111 111 111 111 111 110

6. Сигнал ω — 1

7. Сигнал φ — 1

Операция вычитания чисел Вч 1 (03)

По команде Вч1а происходит алгебраическое вычитание числа, находящегося в ячейке "а" из числа в сумматоре.

Если результат, получившийся в сумматоре, превысит по модулю максимально возможное в машине число, то выдается сигнал переполнения φ и фиксируется в индикаторе переполнения.

Если число, получившееся в сумматоре, будет отрицательным, то выдается сигнал $\omega = 1$.

Операция Вч1 проходит точно также, как и операция Сл1, с той лишь разницей, что знак второго слагаемого, находящийся в триггере знака, автоматически изменяется на обратный.

Для этой цели в начале операции триггер знака сбрасывается и в него заносится единица. Таким образом, выбираемый из НМБ знак вычитаемого будет суммироваться с единицей триггера знака, меняясь на обратный. Пример выполнения команды Вч1 а в АУ приведен на стр. 40

Операция вычитания модулей чисел Вч 2 (04)

По команде Вч2а из модуля числа в сумматоре вычитается модуль числа, находящегося в ячейке "а".

Если результат, получившийся в сумматоре, будет отрицательным, то выдается сигнал $\omega = 1$. Сигнал φ при выполнении операции Вч2 всегда равен 0.

В начале операции сбрасываются регистр, дополнительный регистр, триггер ω, триггер φ и входной сдвигатель. Первое число, находящееся в сумматоре, переписывается на регистр с преобразованием в прямой код в зависимости от его знака в триггере знака, после чего сумматор и триггер знака сбрасываются.

Число, находящееся в регистре, является модулем уменьшаемого. Он переписывается в прямом коде на сумматор, после чего регистр сбрасывается.

Выборка второго числа на регистр АУ производится также, как и во всех ранее рассмотренных операциях.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

триггере знака 1

	00,10 101 010 000 000 101 101 010 000 000 101 101	000 000
	11,10 010 110 111 111 110 101 010 111 110 010 101	111 111
	единица циклического переноса	+1
5. Результат вычитания в сумматоре	00,01 000 001 000 000 100 010 100 111 111 000 011	000 000
6. Знак результата в триггере знака	0	
7. Сигнал $\bar{w}$	0	
8. Сигнал φ	0	

1. Число в сумматоре –	11,11 010 111 010 111 000 000 111 010 111 010 111	111 111
2. Модуль числа в сумматоре после переписи.	00,00 101 000 101 000 111 111 000 101 000 101 000	000 000
3. Вычитаемый модуль в ячейке "а" ЗУБ	00,00 001 111 001 111 000 000 000 001 000 001 000	000 000
	00,00 101 000 101 000 111 111 000 101 000 101 000	000 000
	11,11 110 000 110 000 111 111 111 110 111 110 111	111 111
	00,00 011 001 011 001 111 111 000 100 000 011 111	111 111
	единица циклического переноса	+1
4. Результат вычитания модулей в сумматоре	00,00 011 001 011 001 111 111 000 100 000 100 000	000 000
5. Знак результата в триггере знака	0	
6. Сигнал $\bar{w}$	0	
7. Сигнал φ	0	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

емый модуль записан на регистре,
ывается на сумматор через клапа-
результате в сумматоре получается
получившейся разности дублируетт-
рошенном триггере знака. Если раз-
льна, вырабатывается сигнал
ри выполнении этой операции всег-
выполнения команды Вч2а в АУ при-

умножения чисел Ум 1 (05)

исло, находящееся в регистре /мно-
число, находящееся в ячейке "а"
яется к числу в сумматоре. Если
я в сумматоре, превысит по моду-
ое в машине число, то выдается
и фиксируется в индикаторе пе-
льтат получится отрицательным, то
.

ляет вычислять выражения вида
перации в сумматоре стоит число
триггере знака-знак числа p .
одится к сбросу триггера D ,
сдвигателя и занесению дополни-
атчик блока выработки импульсов

ульсов сдвига при этой операции
мпульсов сдвига, четырьмя группа-
ждой. Начало следования каждой
а определяется подготовительным
ия НМБ.
льный сигнал воспроизведения НМБ
старших разрядов числа на вход-
вает выдачу первых 9 импульсов
тки импульсов сдвига. Первый им-
руппы сдвигает содержимое вход-
н разряд влево. При этом сигнал
да входного сдвигателя, являющийся

знаком числа q , направляется в триггер знака, где суммируется со стоящим там знаком числа p . В результате в триггере знака получается знак произведения $p \cdot q$

По второму и всем дальнейшим импульсам сдвига вместе со входным сдвигателем сдвигается на один разряд и содержимое регистра. При этом, если сигнал с 9 разряда входного сдвигателя окажется единицей, то содержимое регистра перепишется на сумматор с преобразованием кода, если же-нулем, то сдвинутое содержимое регистра на сумматор не переписывается. Преобразованием кода управляет триггер знака, в котором находится знак произведения. Если знак $p \cdot q$ отрицательный, т.е. триггер знака находится в единичном состоянии, то перепись содержимого регистра на сумматор происходит через клапаны обратного кода. Если знак $p \cdot q$ - положительный, то перепись производится через клапаны прямого кода.

Поскольку при сдвиге регистра вправо младшие разряды будут теряться, то для достижения необходимой относительной точности результата /все операции в АУ выполняются с точностью до половины последнего значащего разряда /необходимо иметь еще 6 дополнительных разрядов регистра и сумматора. Перепись содержимого регистра и дополнительных разрядов на сумматор производится параллельно.

В конце операции производится округление результата и сброс дополнительных разрядов сумматора в положение 000000 для положительного результата или в положение 111 111 для отрицательного результата, поскольку результат умножения в сумматоре получается всегда в обратном коде.

Округление положительного результата производится сбросом дополнительных разрядов сумматора в положение 000000. Тогда, если в 6-м разряде дополнительного сумматора будет единица /отбрасываемая часть больше половины младшего значащего разряда основного сумматора/, то импульс переноса добавляет единицу в первый разряд основного сумматора.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

оизводится
тора в том
го суммато-

держимое
аны обрат-
ряду допол-
водится
111 111.
даже в том
реполнение
Ум1 так же,
выработка
ще такта пе-
том случае,
тся сигнал

иведен на
ды 8.2. Для
авным 0.

м 2 (06)

кается на

выдается

я выражения
знак числа
матора, нахо-
готовка эле-
ся к необхо-
кимое суммато-
од в зариси-
сумматор и

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Таблица 8.2

Номер такта	Разряд множителя выданный на двухразрядный сумматор	37 разрядный сумматор 36 разрядов регистра	Дополнительных разрядов сумматора и регистра	Примечание
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000		Начальное положение Сч (сброшен)
		0 01 010 111 000 000 000 000 000 000 000 011 010 000 000		Начальное положение P_2. Знак в триггере знака - 1
1	0	Первый импульс сдвига сигнал: для получения знака произведения		Сложение знака множителя со знаком множимого в триггере знака
		Знак произведения – 1 сохраняется до конца умножения		
2	1	0 00 101 011 100 000 000 000 000 000 000 001 101 000 000		Сдвиг множителя вправо на 1 разряд в P_2
		00 11 010 100 011 111 111 111 111 111 111 110 010 111 111		$1^{ое}$ частное произведение в Сч
3	0	0 00 010 101 110 000 000 000 000 000 000 000 110 100 000		Сдвиг множителя вправо 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$2^{ое}$ частное произведение
		11 11 010 100 011 111 111 111 111 111 111 110 010 111 111		$1^{ое}$ частное произведение — Процесс суммирования в Сч.
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$2^{ое}$ частное произведение
		11 11 110 100 011 111 111 111 111 111 111 110 010 111 111		Сумма $2^{х}$ частных произведений
4	1	0 00 001 010 111 000 000 000 000 000 000 000 011 010 000		Сдвиг множителя вправо на 1 разряд в P_2
		11 11 110 101 000 111 111 111 111 111 111 111 100 101 111		$3^{е}$ частное произведение
		11 11 010 100 011 111 111 111 111 111 111 110 010 111 111		Предыдущий результат в Сч
		11 11 110 101 101 111 111 111 111 111 111 111 100 101 111		$3^{е}$ частное произведение — Процесс суммирования в Сч
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 110		Циклический перенос
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Сумма $3^{х}$ частных произведений
5	0	0 00 000 101 011 100 000 000 000 000 000 000 001 101 000		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$4^{ое}$ частное произведение
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Предыдущий результат в Сч
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$4^{ое}$ частное произведение — Процесс суммирования в Сч
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Сумма $4^{х}$ частных произведений
6	1	0 00 000 010 101 110 000 000 000 000 000 000 000 110 100		Сдвиг множителя вправо на 1 разряд в P_2
		11 11 111 101 010 001 111 111 111 111 111 111 111 001 011		$5^{ое}$ частное произведение.
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Предыдущий результат в Сч.
		11 11 111 101 010 001 111 111 111 111 111 111 111 001 011		$5^{ое}$ частное произведение. — Процесс суммирования в Сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 010		Циклический перенос.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Сумма $5^{и}$ частных произведений
7	0	0 00 000 001 010 111 000 000 000 000 000 000 000 011 010		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$6^{ое}$ частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Предыдущий результат в Сч.
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$6^{ое}$ частное произведение — Процесс суммирования в Сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Сумма $6^{и}$ частных произведений
34	0	0 00 000 000 000 000 000 000 000 000 000 000 001 010 111		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$33^{е}$ частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Предыдущий результат в Сч.
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$33^{е}$ частное произведение — Процесс суммирования в Сч
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Сумма $33^{х}$ частных произведений
35	1	0 00 000 000 000 000 000 000 000 000 000 000 000 101 011		Сдвиг множителя вправо на 1 разряд в P_2
		11 11 111 111 111 111 111 111 111 111 111 111 111 010 100		$34^{ое}$ частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Предыдущий результат в Сч.
		11 11 111 111 111 111 111 111 111 111 111 111 111 010 100		$34^{ое}$ частное произведение — Процесс суммирования в Сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 001 111		Циклический перенос
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000		Сумма $34^{х}$ частных произведений
36	0	0 00 000 000 000 000 000 000 000 000 000 000 000 000 101		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$35^{ое}$ частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000		Предыдущий результат в Сч
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		$35^{ое}$ частное произведение — Процесс суммирования в Сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000		Сумма $35^{и}$ частных произведений не округленный результат зачисления

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...изводится
...тора в том
...го суммато-

...держимое
...аны обрат-
...ряду допол-
...водится
...111 111.
...даже в том
...реполнение
...Ум1 так же,
...выработка
...це такта пе-
...том случае,
...ется сигнал

...веден на
...ы 8.2. Для
...авным 0.

...м 2 (06)

...кается на

...ыдается

...я выражения
... знак числа
...матора, нахо-
...готовка эле-
...ся к необхо-
...имое суммато-
...од в зависи-
... сумматор и

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Таблица 8.2

Номер разряда множителя, после сдвига влево	Разряд множителя, выдаваемый на вход сумматора из сдвигающего регистра	37 разрядов / 36 разрядов — сумматор регистр	Дополнительных разрядов сумматора и регистра	Примечание
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		Начальное положение Сч (обратный)
		0 01 010 111 000 000 000 000 000 000 000 011 010 000 000		Начальное положение P_1. Знак в триггере знака - 1
1	0	*Первый сигнал сдвига служит для получения знака произведения путем сложения знака множителя со знаком множимого в триггере знака. Знак произведения – 1 сохраняется до конца умножения*		
2	1	0 00 101 011 100 000 000 000 000 000 000 001 101 000 000		Сдвиг множителя вправо на 1 разряд в P_2
		00 11 010 100 011 111 111 111 111 111 111 110 010 111 111		1ое частное произведение в сч
3	0	0 00 010 101 110 000 000 000 000 000 000 000 000 110 100 000		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		2ое частное произведение
		11 11 010 100 011 111 111 111 111 111 111 110 010 111 111		1ое частное произведение
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		2ое частное произведение — Процесс суммирования в Сч.
		11 11 110 100 011 111 111 111 111 111 111 110 010 111 111		Сумма 2х частных произведений
4	1	0 00 001 010 111 000 000 000 000 000 000 000 011 010 000		Сдвиг множителя вправо на 1 разряд в P_2
		11 11 110 101 000 111 111 111 111 111 111 111 100 101 111		3е частное произведение
		11 11 010 100 011 111 111 111 111 111 111 110 010 111 111		Предыдущий результат в сч
		11 11 110 101 101 111 111 111 111 111 111 111 100 101 111		3е частное произведение
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 110		Циклический перенос — Процесс суммирования в Сч
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Сумма 3х частных произведений
5	0	0 00 000 101 011 100 000 000 000 000 000 000 000 001 101 000		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		4ое частное произведение
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Предыдущий результат в сч
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		4ое частное произведение — Процесс суммирования в Сч
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Сумма 4х частных произведений
6	1	0 00 000 010 101 110 000 000 000 000 000 000 000 110 100		Сдвиг множителя вправо на 1 разряд в P_2
		11 11 111 101 010 001 111 111 111 111 111 111 111 001 011		5ое частное произведение.
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111		Предыдущий результат в сч.
		11 11 111 101 010 001 111 111 111 111 111 111 111 001 011		5ое частное произведение. — Процесс суммирования в сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 010		Циклический перенос.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Сумма 5и частных произведений
7	0	0 00 000 001 010 111 000 000 000 000 000 000 000 011 010		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		6ое частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Предыдущий результат в сч.
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		6ое частное произведение — Процесс суммирования в сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Сумма 6и частных произведений
34	0	0 00 000 000 000 000 000 000 000 000 000 000 001 010 111		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		33е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Предыдущий результат в сч.
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000		33е частное произведение — Процесс суммирования в сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Сумма 33х частных произведений
35	1	0 00 000 000 000 000 000 000 000 000 000 000 000 101 011		Сдвиг множителя вправо на 1 разряд в P_2
		11 11 111 111 111 111 111 111 111 111 111 111 111 010 100		34ое частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011		Предыдущий результат в сч.
		11 11 111 111 111 111 111 111 111 111 111 111 111 010 100		34ое частное произведение — Процесс суммирования в сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 001 111		Циклический перенос
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000		Сумма 34х частных произведений
36	0	0 00 000 000 000 000 000 000 000 000 000 000 000 000 010 101		Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		35ое частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000		Предыдущий результат в сч
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000		35ое частное произведение — Процесс суммирования в сч.
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000		Сумма 35и частных произведений (не округленный результат умножения)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

роизводится
атора в том
го суммато-

держимое
таны обрат-
ряду допол-
водится
111 111.
даже в том
реполнение
Ум1 так же,
выработка
це такта пе-
том случае,
тся сигнал

веден на
ы 8.2. Для
вным 0.

2 (06)

ается на

дается

выражения
знак числа
атора, нахо-
товка эле-
к необхо-
мое суммато-
в зависи-
матор и

Таблица 8.2

Конт.	Разряд множителя	Разряд текущий	Примечание
		57 разрядов / 36 разрядов сумматор регистр	Дополнительных разрядов сумматора и регистра
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000 000	Начальное положение C_M (сброшен)
		0 01 010 111 000 000 000 000 000 000 011 010 000 000	Начальное положение P_1. Знак в триггер знака - 1
1	0	Сброс счетчика сдвига служит для получения знака произведения путем сложения знака множителя со знаком множимого в триггер знака. Знак произведения – 1 сохраняется до конца умножения	
2	1	0 00 101 011 100 000 000 000 000 000 000 000 101 000 000	Сдвиг множителя вправо на 1 разряд в P_1
		00 11 010 100 011 111 111 111 111 111 111 110 010 111 111	1-е частное произведение в см
3	0	0 00 010 101 110 000 000 000 000 000 000 000 110 100 000	Сдвиг множителя вправо на 1 разряд в P_1
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000	2-е частное произведение
		11 11 010 100 011 111 111 111 111 111 111 110 010 111 111	1-е частное произведение
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000	2-е частное произведение
			Процесс суммирования в См
4	1	0 00 001 010 111 000 000 000 000 000 000 000 011 010 000	Сумма $2^{х}$ частных произведений
		11 11 110 101 000 111 111 111 111 111 111 100 101 111 111	Сдвиг множителя вправо на 1 разряд в P_1
		11 11 010 100 011 111 111 111 111 111 110 010 111 111 111	3-е частное произведение
		11 11 110 101 101 111 111 111 111 111 111 100 101 111 111	Предыдущий результат в см
		11 11 001 001 100 111 111 111 111 111 101 111 101 110	3-е частное произведение
			Процесс суммирования в См
		1	Циклический перенос
5	0	0 00 000 101 011 100 000 000 000 000 000 000 001 101 000	Сумма $3^{х}$ частных произведений
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000	Сдвиг множителя вправо на 1 разряд в P_1
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111	4-е частное произведение
		00 00 000 000 000 000 000 000 000 000 000 000 000 000 000	Предыдущий результат в см
		11 11 001 001 100 111 111 111 111 111 111 101 111 101 111	4-е частное произведение
			Процесс суммирования в См
			Сумма $4^{х}$ частных произведений
6	1	0 00 000 010 101 110 000 000 000 000 000 000 110 100	Сдвиг множителя вправо на 1 разряд в P_1
		11 11 111 101 010 001 111 111 111 111 111 111 001 011	5-е частное произведение.
		11 11 001 001 100 111 111 111 111 111 101 111 101 111	Предыдущий результат в см.
		11 11 111 101 010 001 111 111 111 111 111 111 001 011	5-е частное произведение
		11 11 000 110 111 001 111 111 111 111 101 110 111 010	Процесс суммирования в см.
		1	Циклический перенос.
			Сумма 5-и частных произведений
7	0	0 00 000 001 010 111 000 000 000 000 000 000 011 010	Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000 000	6-е частное произведение
		11 11 000 110 111 001 111 111 111 111 101 110 111 011	Предыдущий результат в см
		00 00 000 000 000 000 000 000 000 000 000 000 000 000	6-е частное произведение
		11 11 000 110 111 001 111 111 111 111 101 110 111 011	Процесс суммирования в см.
			Сумма 6-и частных произведений
34	0	0 00 000 000 000 000 000 000 000 000 001 010 111	Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000	33-е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011	Предыдущий результат в см
		00 00 000 000 000 000 000 000 000 000 000 000 000	33-е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011	Процесс суммирования в см
			Сумма 33-х частных произведений
35	1	0 00 000 000 000 000 000 000 000 000 000 101 011	Сдвиг множителя вправо на 1 разряд в P_2
		11 11 000 110 111 001 111 111 111 111 111 111 010 100	34-е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 111 011	Предыдущий результат в см
		11 11 000 110 111 001 111 111 111 111 111 111 010 100	34-е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 001 111	Процесс суммирования в см.
		1	Циклический перенос
			Сумма 34-х частных произведений
36	0	0 00 000 000 000 000 000 000 000 000 000 000 101	Сдвиг множителя вправо на 1 разряд в P_2
		00 00 000 000 000 000 000 000 000 000 000 000 000	35-е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000	Предыдущий результат в см
		00 00 000 000 000 000 000 000 000 000 000 000 000	35-е частное произведение
		11 11 000 110 111 001 111 111 111 111 111 101 110 010 000	Процесс суммирования в см
			Сумма 35-и частных произведений не округленный результат умножения

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1. Число в сумматоре λ	00,00 000 000 000 000 000 000 000 000 000 000 000	000 000
2. Множимое p в регистре	0 01 010 111 000 000 000 000 000 000 000 011 010	000 000
3. Знак множимого p в триггере знака	1	
4. Множитель q в ячейке "д" НМБ	0 10 101 000 000 000 000 000 000 000 000 000 010	
5. Результат умножения в сумматоре	11,11 000 110 111 001 111 111 111 111 111 101 110	010 000
6. Вычитание 1	11,11 111 111 111 111 111 111 111 111 111 111 111	011 111
из содержимого сумматора, т.к. результат -	11,11 000 110 111 001 111 111 111 111 111 101 101	101 111
отрицательный, а в 6 м дополнительном разряде 0	единица циклического переноса	+1
	11,11 000 110 111 001 111 111 111 111 111 101 101	110 000
7. Окончательный результат умножения в сумматоре после сброса дополнительного сумматора в положение 111 111	11,11 000 110 111 001 111 111 111 111 111 101 101	111 111
8. Знак результата в триггере знака	1	
9. Сигнал ω	1	
10. Сигнал φ	0	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Затем на регистр из ячейки НМБ выбирается число q, знак числа q записывается в триггер знака и сохраняется там до конца операции деления. Затем содержимое регистра переписывается на сумматор.

Поскольку процесс деления в АУ выполняется без восстановления остатка, код переписи содержимого регистра в сумматор определяется знаком числа, находящегося в сумматоре. В случае положительного знака в сумматоре содержимое регистра переписывается в сумматор через клапаны обратного кода, в случае отрицательного знака - через клапаны прямого кода. После суммирования содержимое знакового разряда сумматора вновь переписывается на триггер φ, но уже через клапан обратного кода. Результат, полученный в триггере φ, будет свидетельствовать о возможности деления без переполнения. Действительно, если содержимое знакового разряда сумматора до и после переписи не совпадает, то делимое меньше делителя, и сигнал φ всегда будет равен 0. В противном случае после первого такта деления триггер φ останется в положении "1" до начала следующей операции по ходу программы. Во втором, третьем и четвертом тактах деления блок выработки импульсов сдвига вырабатывает серию импульсов сдвига по 36 импульсов в каждом такте. Импульсы сдвига /А5/ во втором и третьем такте деления пересчитываются счетчиком в импульсы А6 - импульсы сдвига при операции деления. Каждый импульс сдвига сдвигает содержимое сумматора влево на один разряд, вырабатывает соответствующий разряд частного по общему закону выработки частного при делении и переписывает содержимое регистра на сумматор через клапаны прямого или обратного кода в зависимости от знака в разряде знака сумматора.

Так как 6 дополнительных разрядов сумматора при выполнении операции деления используются для запоминания частного, то при переписи содержимого регистра на сумматор, перепись на дополнительные разряды сумматора блокируется инвертированными сигналами второго и третьего тактов деления /Дл2,Дл3/.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Таблица 8.3

Начальный сдвиг A_6	Соответствующий разряд частного	37 разрядов сумматора							Примечание
		11 11 101	010 111	111 111	111 111	111 111	111 111	111 111	Результат первого такта деления в см. (левый остаток в сумматоре).
		0 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Делитель в регистре, знак делителя в триггере узла 0
1	0	11 11 010	101 111	111 111	111 111	111 111	111 111	111 111	Сдвиг 1-го остатка в см. влево на один разряд. Разряд частного (знак).
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Перепись делителя в см. в прямом коде
		00 01 000	101 111	111 111	111 111	111 111	111 111	111 111	
								1	Циклический перенос в сумматоре
		00 01 000	110 000	000 000	000 000	000 000	000 000	000 000	Второй остаток в сумматоре.
2	1	00 10 001	100 000	000 000	000 000	000 000	000 000	000 000	Сдвиг 2-го остатка в см. влево на один разряд. Разряд частного (35-й).
		11 10 001	111 111	111 111	111 111	111 111	111 111	111 111	Перепись делителя в см. в обратном коде.
		00 00 011	011 111	111 111	111 111	111 111	111 111	111 111	
								1	Циклический перенос в сумматоре.
		00 00 011	100 000	000 000	000 000	000 000	000 000	000 000	Третий остаток в сумматоре.
3	1	00 00 111	000 000	000 000	000 000	000 000	000 000	000 000	Сдвиг 3-го остатка в см. влево на один разряд. Разряд частного (34-й).
		11 10 001	111 111	111 111	111 111	111 111	111 111	111 111	Перепись делителя в см. в обратном коде
		11 11 000	111 111	111 111	111 111	111 111	111 111	111 111	Четвертый остаток в сумматоре.
4	0	11 10 001	111 111	111 111	111 111	111 111	111 111	111 111	Сдвиг 4-го остатка в см. влево на один разряд. Разряд частного (33-й).
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Перепись делителя в см. в прямом коде.
		11 11 111	111 111	111 111	111 111	111 111	111 111	111 111	Пятый остаток в сумматоре.
5	0	11 11 111	111 111	111 111	111 111	111 111	111 111	111 111	Сдвиг 5-го остатка в см. влево на один разряд. Разряд частного (32-й)
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Перепись делителя в см. в прямом коде
		00 01 101	111 111	111 111	111 111	111 111	111 111	111 111	
								1	Циклический перенос
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Шестой остаток в сумматоре.
6	1	00 11 100	000 000	000 000	000 000	000 000	000 000	000 000	Сдвиг 6-го остатка в см. влево на один разряд. Разряд частного (31-й)
		11 10 001	111 111	111 111	111 111	111 111	111 111	111 111	Перепись делителя в см. в обратном коде
		00 01 101	111 111	111 111	111 111	111 111	111 111	111 111	
								1	Циклический перенос.
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Седьмой остаток в сумматоре.
7	1	00 11 100	000 000	000 000	000 000	000 000	000 000	000 000	Сдвиг 7-го остатка в см. влево на один разряд. Разряд частного (30-й).
		11 10 001	111 111	111 111	111 111	111 111	111 111	111 111	Перепись делителя в см. в обратном коде.
		00 01 101	111 111	111 111	111 111	111 111	111 111	111 111	
								1	Циклический перенос.
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Восьмой остаток в сумматоре.
...		...	...	...	...	...	...	...	...
36	1	00 11 100	000 000	000 000	000 000	000 000	000 000	000 000	Сдвиг 36-го остатка в см. влево на один разряд. Разряд частного (1-й).
		11 10 001	111 111	111 111	111 111	111 111	111 111	111 111	Перепись делителя в см. в обратном коде.
		00 01 101	111 111	111 111	111 111	111 111	111 111	111 111	
								1	Циклический перенос.
		00 01 110	000 000	000 000	000 000	000 000	000 000	000 000	Тридцать седьмой остаток в сумматоре.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Первый такт

1. Делимое в сумматоре
   /+ $\frac{91}{256}$ / 00,01 011 011 000 000 000 000 000 000 000 000 000 000 000
2. Делитель в ячейке "1"
   НМБ/+ $\frac{7}{16}$ / 0 01 110 000 000 000 000 000 000 000 000 000 000
3. Делитель в регистре АУ 0 01 110 000 000 000 000 000 000 000 000 000 000 000
4. Знак делителя в триггере знака 0
5. Результат в сумматоре после переписки делителя на сумматор в первом такте деления

   00,01 011 000 000 000 000 000 000 000 000 000 000 000
   11,10 001 111 111 111 111 111 111 111 111 111 111 111
   11,11 101 010 111 111 111 111 111 111 111 111 111 111
6. Сигнал в триггере φ 0 + 0 = 0 Следовательно, в результате деления получится правильная дробь, не выходящая за пределы разрядной сетки сумматора.

Третий такт.

1. 37-й остаток в сумматоре после 36-го импульса сдвига А6. 00,01 110 000 000 000 000 000 000 000 000 000 000

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Кроме того, необходимо иметь в виду, что при сдвиге в сумматоре влево единица переноса из знакового разряда сумматора идет по цепи циклического переноса в первый разряд основного сумматора.

Операция формирования знака Фз (10)

По команде Фза знак числа в сумматоре заменяется на знак числа в ячейке "а". 23/XII-58

Число в сумматоре получается в обратном коде. Если число в сумматоре получится отрицательным, то выдается сигнал $\omega = 1$.

При выполнении операции Фз в начале такта производится сброс триггера ω, триггера φ и входного сдвигателя.

По подготовительным сигналам воспроизведения НМБ /Б2/ производится выборка числа из НМБ на регистр, а его знак направляется в триггер знака. При данной операции содержимое регистра не используется, поэтому регистр в начале такта не сбрасывается. После окончания воспроизведения числа из НМБ регистр сбрасывается, и в него переписывается содержимое сумматора с преобразованием в прямой код в зависимости от знакового разряда сумматора. Затем сбрасывается сумматор и содержимое регистра переписывается в сумматор также с преобразованием кода, но уже в зависимости от знака, находящегося в триггере знака.

В результате число с перфорированным к нему новым знаком оказывается в сумматоре.

Если результат в сумматоре будет отрицательным, то вырабатывается сигнал $\omega = 1$.

Сигнал φ всегда равен нулю.

Пример выполнения команды Фза в АУ приведен на стр. 55.

Операция сдвига Сд (11)

По команде Сда число, находящееся в регистре сдвигается на количество разрядов, соответствующее модулю числа в сумматоре, расположенному в разрядах с 19 до 35.

це 3-го такта частного
в основной сумматор.
Разряд переполнения пе-
реписывается в разряд зна-
ка и триггер знака 00,11 010 000 000 000 000 000 000 000 000 000 000
2. Окончательный результат 00,11 010 000 000 000 000 000 000 000 000 000
деления в сумматоре.
3. Знак результата в триг-
гере знака 0
4. Сигнал ω 0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Направление сдвига определяется знаком числа в сумматоре; при положительном числе в сумматоре число в регистре сдвигается влево. Операция сдвига является логической операцией, и поэтому разряд знака сдвигается так-же, как и другие разряды числа.
Если после сдвига во всех разрядах результата окажутся нули, то вырабатывается сигнал $\mathcal{D}$=1. При выполнении этой операции переполнение блокируется, и округление не производится.

Подготовка элементов АУ к выполнению операции сдвига сводится к сбросу триггера $\mathcal{D}$ и триггера φ, а также преобразованию константы сдвига, стоящей в сумматоре, в дополнительный код и переписи ее в счетчик схемы выработки импульсов сдвига для получения необходимого количества сдвигающих импульсов.
Одновременно знак константы сдвига, находящийся в знаковом разряде сумматора, переписывается прямым кодом в триггер "к", а знаковый разряд числа, находящийся в триггере знака, переписывается в знаковый разряд регистра /регистр знака/.

Единичное или нулевое положение триггера К в дальнейшем влияет на ход операции сдвига, поэтому сигналы триггера К вырабатываются, как признаки А7 и $\overline{A7}$, и определяют ход операции.

Дальше выполнение операции протекает следующим образом. Сумматор сбрасывается, содержимое регистра переписывается на сумматор прямым кодом, а знак из триггера знака переписывается в разряд переполнения. После этого импульсы сдвига А5 начинают одновременно сдвиг содержимого регистра вправо и содержимого сумматора влево.
Если константа сдвига равна + 0, то импульсов сдвига не вырабатывается и сдвиг ни в сумматоре, ни в регистре не производится.

Если триггер К стоит в положение "0", то верный результат сдвига нужно брать из сумматора. Поскольку сдвиг логический, и знак сдвигается на общих основаниях, то знаком сдвинутого числа следует считать содержимое разряда переполнения сумматора, которое переписывается в предварительно сброшенный триггер знака.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

KODAK S.A.F.E.T

...ое сумматора
...прямого кода.
...1", то верный
...знаком в ре-
...сброс триггера
...писывается в
...результат сдви-
...дний сбрасывает-
...и на сумматор с
...ними в триггере
...содержимого ре-
...ра сдвигаются в
...тригам ω = 1;
...ределены на стр.59.

...Вд(12)

...ие части числа,
...числа, находяще-
...го логического
...общих основаниях.
...ерядах будут ну-
при выполнении

...ия заключается в

...я над числами в
...ается преобразова-
...из обратного в пря-
...ный в сумматоре
...обратный код и
...егистр, и содержи-
...ть с преобразованием
...е знака.

Пример сдвига влево

1. Константа сдвига в сумматоре	00,00	000	000	000	001	011	000	000	000	000	000	000		000	000	
2. Знак константы сдвига в триггере K	0															
3. Число в регистре	0	10	110	110	101	001	101	001	111	001	101	111	111	000	000	
4. Знак в триггере знака	1															
5. Результат после сдвига в сумматоре	01,00	110	100	111	100	110	111	111	100	000	000	000		000	000	
6. Содержимое сумматора, переписанное в регистр.	0	00	110	100	111	100	110	111	111	100	000	000	000		000	000
7. Знак результата сдвига в триггере знака	1															
8. Окончательный результат сдвига в сумматоре.	11,00	001	001	000	011	001	001	000	000	011	111	111	111	111	111	
9. Сигнал ω	0															

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0
Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Затем сбрасывается сумматор, содержимое регистра переписывается на сумматор через клапаны прямого кода, а содержимое триггера знака переписывается в разряд переполнения.

Выборка числа из НМБ и процесс сдвига его во входном сдвигателе ничем не отличается от операций Ум1 и Ум2, при этом блок выработки импульсов сдвига так же, как и при умножении, вырабатывает 36 импульсов сдвига А5 4-мя группами, по девять импульсов в каждой группе.

Каждый импульс сдвига сдвигает содержимое сумматора и входного сдвигателя на один разряд влево, при этом импульсы переноса с разряда переполнения сумматора и старшего разряда входного сдвигателя направляются в схему выделения части числа /блок 02/, которая в свою очередь вырабатывает соответствующий разряд результата и направляет его в освободившийся при сдвиге первый разряд основного сумматора. При этом необходимо, чтобы каналы циклического переноса со знакового разряда сумматора были закрыты.

По окончании процесса выделения знак результата будет в разряде переполнения, а весь остальной результат в основном сумматоре. Для дальнейшего преобразования результата в обратный код сбрасываются регистр и триггер знака, содержимое сумматора переписывается в регистр через клапаны прямого кода, а разряд переполнения - в триггер знака. Затем сбрасывается сумматор, и содержимое регистра переписывается на сумматор с преобразованием кода в зависимости от состояния триггера знака.

Пример выполнения команды Вда в АУ приведен на стр.52.

Операция формирования Фр(13)

По команде Фра число в сумматоре складывается с числом в ячейке "а" по правилу поразрядного логического сложения. Разряд знака складывается на общих основаниях. Если в результате формирования во всех разрядах будут нули, образуется сигнал $\mathcal{D} = 1$. Сигнал φ при выполнении этой операции всегда равен 0.

7. Сигнал $\mathcal{D}$ в сумматоре 0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

4. Результат выделения числа в сумматоре. 01,10 100 100 010 010 100 100 010 010 011
0 00 000 111 111 111 000 000 000 111 111 111 000
10,00 000 100 010 010 000 000 000 100 010 010 000

5. Окончательный результат операции Вд в сумматоре. 00,00 000 100 010 010 000 000 000 100 010 010 000

6. Сигнал Ω 0

Операция Фр проходит аналогично операции выделения части числа. Разница между ними заключается в том, что закон поразрядного логического умножения в схеме выделения в схеме формирования заменяется законом поразрядного логического сложения, имеющего следующий вид:

1 + 1 = 1; 1 + 0 = 1; 0 + 1 = 1; 0 + 0 = 0.

Пример выполнения команды Фра в АУ приведен на стр.64.

Операция сравнения чисел Ср (14)

По команде Сра содержимое сумматора сравнивается с содержимым ячейки "а"; при этом вырабатываются единицы в несовпадающих разрядах. Разряд знака сравнивается на общих основаниях. При несовпадении вырабатывается сигнал Ω = 1. При выполнении этой операции сигнал φ всегда равен 0.

Операция Ср аналогична ранее рассмотренной операции выделения с той лишь разницей, что процесс поразрядного логического умножения заменяется процессом поразрядного сравнения двух чисел. Выработка результата в этом случае производится по закону:

1 и 1 - 0
1 и 0 - 1
0 и 0 - 0
0 и 1 - 1

Кроме того, выработка сигнала Ω = 1 при операции сравнения происходит при несовпадении чисел.

Пример выполнения команды Сра в АУ приведен на стр.65.

Операция нормализации Нр (15)

По команде Нра число в сумматоре, модуль которого имеет нули перед первой значащей цифрой вправо от запятой, сдвигается в сторону старших разрядов на число разрядов, равное числу нулей первой значащей цифрой; а число в сумматоре, имеющее единицу перед запятой, сдвигается в сторону младших разрядов на один разряд. После сдвига число записывается в ячейку "а" накопителя, а в сумматоре фиксируется число, соответствующее количеству

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

4. Результат выделения числа в сумматоре.

01,10 100 100 010 010 010 100 100 100 010 010 010 011
0 00 000 111 111 111 000 000 000 111 111 111 000
10,00 000 100 010 000 000 000 100 010 010 000

5. Окончательный результат операции Вд в сумматоре.

00,00 000 100 010 010 000 000 000 100 010 010 000 000 000

6. Сигнал ω 0

Операция Фр проходит аналогично операции выделения части числа. Разница между ними заключается в том, что закон поразрядного логического умножения в схеме выделения в схеме формирования заменяется законом поразрядного логического сложения, имеющего следующий вид:

1 + 1 = 1; 1 + 0 = 1; 0 + 1 = 1; 0 + 0 = 0.

Пример выполнения команды Фра в АУ приведен на стр.64.

Операция сравнения чисел Ср (14)

По команде Сра содержимое сумматора сравнивается с содержимым ячейки ПДн; при этом вырабатываются единицы в несовпадающих разрядах. Разряд знака сравнивается на общих основаниях. При несовпадении вырабатывается сигнал $\omega = 1$. При выполнении этой операции сигнал φ всегда равен 0.

Операция Ср аналогична ранее рассмотренной операции выделения с той лишь разницей, что процесс поразрядного логического умножения заменяется процессом поразрядного сравнения двух чисел. Выработка результата в этом случае производится по закону:

1 и 1 - 0
1 и 0 - 1
0 и 0 - 0
0 и 1 - 1

Кроме того, выработка сигнала $\omega = 1$ при операции сравнения происходит при несовпадении чисел.

Пример выполнения команды Сра в АУ приведен на стр.65.

Операция нормализации Нр (15)

По команде Нра число в сумматоре, модуль которого имеет нули перед первой значащей цифрой вправо от запятой, сдвигается в сторону старших разрядов на число разрядов, равное числу нулей первой значащей цифрой; а число в сумматоре, имеющее единицу перед запятой, сдвигается в сторону младших разрядов на один разряд. После сдвига число записывается в ячейку ПДн накопителя, а в сумматоре фиксируется число, соответствующее количеству

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

НМБ.

4. Результат формирования числа в сумматоре.

```
00,01 101 010 000 000 000 101 101 010 000 000 000
1 00 000 111 111 111 000 000 000 111 111 111 000
01,01 101 111 111 111 000 101 101 111 111 111 000
```

5. Окончательный результат формирования в сумматоре.

```
11,10 010 000 000 000 111 010 010 000 000 000 111    111 111
```

6. Сигнал ш 0

1. Первое число в сумматоре `00,11 001 100 111 111 000 000 111 111 000 000 101` `000 000`
2. Второе число в ячейке `0 10 101 010 000 000 111 111 111 111 000 000 000`
3. Выполнение операции Ср и результат в сумматоре.

```
00,11 001 100 111 111 000 000 111 111 000 000 101
 0 10 101 010 000 000 111 111 111 111 000 000 000
-------------------------------------------------
00,01 100 110 111 111 111 111 000 000 000 000 101    000 000
```

4. Сигнал ш 1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

В результате первого такта нормализации число, сдвинутое вправо на один разряд, остается в сумматоре. Константа сдвига /порядок нормализации/ в счетчике схемы выработки импульсов сдвига равна нулю.

Во втором такте нормализации необходимо результат нормализации, находящийся в сумматоре, записать в ячейку НМБ, а на сумматор занести порядок нормализации / в данном случае положительную единицу в 19-й разряд/.

В начале второго такта нормализации сбрасывается регистр, а в младший разряд счетчика блока выработки импульсов сдвига заносится единица. Затем содержимое сумматора сигналами сворачивания на выходной регистр Б3,Б4,Б5,Б6 и Б7 переписывается через выходной регистр в НМБ. Процесс переписи в НМБ содержимого сумматора более подробно будет рассмотрен при разборе операции посылки в барабан.

После этого сумматор сбрасывается, содержимое счетчика блока выработки импульсов сдвига заносится в разряды 19 ÷ 24 регистра, содержимое триггера К переписывается в триггер знака через клапан обратного кода. Затем содержимое регистра через клапаны прямого кода /в этом случае триггер знака стоит в положении 0 / переписывается на сумматор. Таким образом, в конце операции нормализации нормализованное число оказывается записанным в ячейку а НМБ, а порядок - в сумматор. Сигнал Ш в этом случае всегда равен 0.

2. Триггер К в положении "0" /сдвиг влево/. В этом случае, после переписи содержимого сумматора на регистр с преобразованием кода в зависимости от триггера знака, начинается сдвиг сумматора влево импульсами А5, вырабатываемыми блоком выработки импульсов сдвига. Сдвиг на сумматоре происходит до тех пор, пока в старшем /35-ом/ разряде сумматора не окажется записанной первая значащая единица числа.

Выработка импульсов сдвига блокируется несовпадением 35-го разряда сумматора и триггера знака, в котором находится знак нормализуемого числа.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Нормализация со сдвигом вправо

1. Число в сумматоре	10,01 101 101 000 000 000 000 000 000 000 000 000	111 111
2. Содержимое триггера К	1	
3. Содержимое сумматора, переписанное в регистр с добавленной 1 в регистр знака.	1 10 010 010 111 111 111 111 111 111 111 111 111	000 000
4. Сдвиг содержимого в регистре на один разряд вправо	0 11 001 001 011 111 111 111 111 111 111 111 111	100 000
5. Результат нормализации в сумматоре /в первом такте/	11,00 110 110 100 000 000 000 000 000 000 000 000	011 111
6. Сигнал Ш	0	
7. Порядок нормализации в сумматоре /второй такт/.	00,00 000 000 000 000 001 000 000 000 000 000 000	000 000

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Операция посылки в накопитель на барабане Пб (16)

По команде Пба число из сумматора пересылается в ячейку "а". При этом число в сумматоре сохраняется. Если число в сумматоре отрицательное, то вырабатывается сигнал $\omega=1$.

При операции посылки в НМБ содержимое сумматора через выходной регистр переписывается в ячейку НМБ.

Поскольку содержимое сумматора всегда в обратном коде, то перепись на выходной регистр производится с преобразованием кода в зависимости от знака переписываемого числа, находящегося в триггере знака. При этом, роль знакового разряда выполняет разряд переполнения сумматора, совпадающий со знаковым разрядом сумматора и триггером знака. Знак числа из сумматора переписывается на выходной регистр всегда в прямом коде.

Перепись содержимого сумматора на выходной регистр производится по девяткам, начиная со старших разрядов. Разрешение переписи очередной девятки производится подготовительными сигналами НМБ-Б1÷Б6. Момент записи и сброс выходного регистра определяется сигналом Б7.

Сигнал ω при команде Пба вырабатывается при посылке на барабан отрицательного числа. Сигнал φ всегда равен нулю. При операции Пб сброс сумматора не производится, поэтому содержимое сумматора может быть использовано в дальнейшем.

Операция посылки в регистр Пр (17)

По команде Пра регистр очищается и в него пересылается число из ячейки "а" НМБ.

При выполнении этой операции сигнал φ всегда равен 0. Если посланное число равно 0, то вырабатывается сигнал $\omega=1$. При последующей посылке числа в сумматор регистр сбрасывается. Кроме того, после однократного использования содержимое регистра изменяется и, в случае необходимости многократного использования этого числа, требуется повторить посылку числа в регистр. Число в регистре находится всегда в прямом коде.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

этой операции не

сброс регистра,
а φ и входного
ся в НМБ, на регистр,
не отличается от опе-

содержимого регист-
рациях Сд и Нр. В
исло равно $\pm$ 0, схе-
сокий уровень в блок
вырабатывает сигнал
той операции всегда

тор Пск (20)

тся и в него пересы-
регистра команд. При
. Знак числа q в
дит в запись числа
рядами. Число q
разряд в обратном

водить в сумматор
константы, не зани-
ранения этих констант
бочих ячеек, констан-

ходно с выполнением
процесс разворота
няется параллельной
регистра команд в
ти регистра команд
ал φ при этой опе-
тат операции Пск в
рабатывается сигнал

Операция суммирования чисел См (26)

По команде Сма происходит сложение числа в ячейке "а" с содержимым сумматора. Сигнал переполнения сумматора блокируется. Единица переноса из знакового разряда прибавляется в первый разряд дополнительного сумматора. Операция суммирования применяется для подсчета контрольных сумм целого массива чисел, находящегося в НМБ, введенного туда с НПЛ или с НМЛ.

Выполнение операции См в арифметическом устройстве проходит аналогично операции Сл1 с той лишь разницей, что при возможном переполнении сигнал φ не вырабатывается.

8.4 ФУНКЦИОНАЛЬНЫЕ СХЕМЫ БЛОКОВ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Арифметическое устройство состоит из 18-ти блоков.

Блок выработки сигналов ω и φ (01)

Этот блок предназначен для выработки сигналов ω и φ согласно системе команд возависимости от результата операции, находящегося в регистре или сумматоре АУ.

Функциональная схема блока 01 приведена на рис.8.6 Блок включает в себя две самостоятельные схемы: схему выработки сигнала ω и схему выработки сигнала φ.

Схема выработки сигнала ω Сброс триггера ω производится задним фронтом импульса И1, проходящего через К-08, открытый при всех операциях, кроме Дл2, Дл3, Дл4 и Нр 2.

Занесение на триггер ω производится через Сб4-07 и формирующий клапан К-01.

При операциях Сл1, Сл2, См, Вч1, Вч2, Ум2, Ум1, Дл4, Пб, Фв, ПсК сигнал ω=1 вырабатывается при отрицательном результате в сумматоре. В этом случае сигнал каждой из указанных операций открывает Сп8-08, и импульс И5 проходит через нее, Сб4-07 формируется серией С120 в

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

этой операции не

сброс регистра,
а φ и входного
ся в НМБ, на регистр,
не отличается от опе-

содержимого регист-
ерациях Сд и Нр. В
исло равно $\pm$ 0, схе-
ысокий уровень в блок
й вырабатывает сигнал
той операции всегда

атор Пск (20)

тся и в него пересы-
регистра команд. При
0. Знак числа q в
дит в запись числа
рядами. Число q
разряд в обратном

водить в сумматор
е константы, не зани-
ранения этих констант
абочих ячеек, констан-

сходно с выполнением
о процесс разворота
еняется параллельной
ти регистра команд в
асти регистра команд
гнал φ при этой опе-
льтат операции Пск в
вырабатывается сигнал

Операция суммирования чисел См (26)

По команде Сма происходит сложение числа в ячейке "а" с содержимым сумматора. Сигнал переполнения сумматора блокируется. Единица переноса из знакового разряда прибавляется в первый разряд дополнительного сумматора. Операция суммирования применяется для подсчета контрольных сумм целого массива чисел, находящегося в НМБ, введенного туда с НПЛ или с НМЛ.

Выполнение операции См в арифметическом устройстве проходит аналогично операции Сл1 с той лишь разницей, что при возможном переполнении сигнал φ не вырабатывается.

8.4 ФУНКЦИОНАЛЬНЫЕ СХЕМЫ БЛОКОВ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Арифметическое устройство состоит из 18-ти блоков.

Блок выработки сигналов ω и φ (01)

Этот блок предназначен для выработки сигналов ω и φ согласно системе команд в зависимости от результата операции, находящегося в регистре или сумматоре АУ.

Функциональная схема блока 01 приведена на рис.8.6 Блок включает в себя две самостоятельные схемы: схему выработки сигнала ω и схему выработки сигнала φ.

Схема выработки сигнала ω Сброс триггера ω производится задним фронтом импульса И1, проходящего через К-08, открытый при всех операциях, кроме Дл2, Дл3, Дл4 и Нр 2.

Занесение на триггер ω производится через Сб4-07 и формирующий клапан К-01.

При операциях Сл1, Сл2, См, Вч1, Вч2, Ум2, Ум1, Дл4, Пб, Фв, ПсК сигнал ω=1 вырабатывается при отрицательном результате в сумматоре. В этом случае сигнал каждой из указанных операций открывает Сп3-09, и импульс И5 проходит через нее, Сб4-07 формируется серией С120 в

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

клапане К-01 и ставит триггер ω /Рг-02/ в положение "1".

При логических операциях Ср, Вд и Фр, если результат операции будет отличен от нуля, то Рг-15, сбрасываемый постоянно задним фронтом импульса И1, встанет в положение "1". В этом случае при операции Ср импульс И5 проходит через Сп3-10, открытую регистром Рг-15, и перебрасывает триггер ω в положение "1". При операциях Вд и Фр клапан Сп3-11 в этом случае закрыт низким уровнем Рг-15, и сигнал И5 на триггер ω не поступает. В том случае, если результат логической операции будет равен нулю, то регистр Рг-15 остается в нулевом положении. В этом случае при операции Ср сигнал ω всегда будет равен нулю, а при операции Вд и Фр - единице.

При операциях Пр, Сд и Нр1 сигнал ω=1 вырабатывается в том случае, если число, находящееся в регистре к моменту прихода импульса И5 имеет нули во всех разрядах. В этом случае высокий уровень с выхода схемы анализа регистра на "+0" открывает Сп3-16, импульс И5 проходит через него, усиливается У-12, проходит Сб4-07, формируется серией С120, в клапане К-01 и ставит триггер ω в положение "1".

Схема выработки сигнала φ. Сброс триггера φ в нулевое положение производится задним фронтом импульса И1 при наличии сигнала пуска У4. Блокировка сброса триггера φ производится во втором, третьем и четвертом тактах деления, чтобы сохранить сигнал φ, выработанный в первом такте деления, до конца операции. Кроме того, при работе с печатающим устройством производится блокировка сброса триггера φ ответным сигналом печатающего устройства, который выдается в АУ через инвертор С2-01-И-04.

При операции Сл1, Вч1, Ум1 сигнал φ=1 вырабатывается импульсом И5 при несовпадении разрядов знака и переполнения сумматора. В этом случае высокий уровень получается либо на выходе К-17, либо на выходе К-18, который через Сб2-13 открывает Сп3-08. Импульс И5 проходит через Сп3-08, Сб2-25, формируется С120 в К-04 и ставит триггер φ /Рг-05/ в положение "1".



Рис. 8.6

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

φ производится
переписывает со-
прямым кодом че-
содержимое зна-
м через Сп3-21,
а триггер φ
е деления всегда
ся до конца так-
ем такте деления
ровень сигнала Л1/
триггер φ по анод-
Кроме того, в чет-
Сп3-26, Сб2-25,
сеточному входу,
оложении "1", то

омирования (02)

ядного сравнения
лом, сдвигаемым во
езультата сравнения.
ведена на рис.8.7.
ся задним фронтом
переноса с разряда
зряда входного сдви-

диаграмму рис.8.8/
ожен только при
-07 и Рг-01. В
ровень, который про-
де "1" на первый
стров находится в
низкий уровень, и
ноль;
диаграмму рис. 8.9/
можен в том случае,
г-07 и Рг-01 нахо-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.8



Рис. 8.9

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

б																			
Результат операции	0	0		1		1	0		1	0	0		1	0	0	0			

Рис. 8.10



Гл. конструктор машины „Урал"
Рамеев Б.Н.

Разраб.	Невский			Схема функциональная устройства арифметического (Блок 03)	Ф2009000 Сх Ф 01-03
Провер.	Невский				Литера А, Лист 1, Всего листов 1
Т.контр.	Невский				
Н.контр.	Антонов				Предприятие п/я 2186 г. Пенза
Нач.отд.					
Нач.цех.					

Рис. 8.11

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...т комбинации состояний
...овни/ возникают либо на
...СпЗ-05, либо на выходе
... и заносятся в виде "1"

...вом положении, то на
...овень, и в первый разряд

...менную диаграмму рис 8.10/
...ы возможен в том случае,
...-07 и Рг-01 не совпада-
...окие уровни/ возникают
... выходе СпЗ-08, проходят
...де "1" на первый разряд

...аковом положении, то на
...овень,и в первый разряд

...гистра (03)

...и арифметического устрой-

...а 08 приведена на рис.8.11
...одной регистр 9Рг-02,ко-
...веном переписи содержи-
...четыре усилителя - У10,
...чивания содержимого сум-
... регистр и схему управ-
...ющую сигналы сброса и за-
...ыходного регистра в ре-

...усилитель У10 и открыва-
... и 10-8спЗ-07 в блоке
... проходит усилитель У-09,
...у фронту через И-06 сбра-
...жимое разряда переполнения
...х числовых разрядов через
...а клапаны 06-9К-05, в ко-
...ом сигнала Б7 и записыва-

Точно также сигналы $\overline{Б4}$,$\overline{Б5}$,$\overline{Б6}$ и $\overline{Б7}$ переписывают содержимое остальных разрядов сумматора.

В том случае, если перепись производится в неполный адрес, то выдаются только сигналы $\overline{Б3}$ и $\overline{Б4}$. При этом перепись на выходной регистр производится только со старшей половины сумматора /см. временные диаграммы рис. 8.3 и 8.4/.

При переписи содержимого сумматора в НМЛ управление блоком выходного регистра производится теми же сигналами Б3 ÷ Б7, которые в этом случае выдаются НМБ в зависимости от синхронизирующих сигналов НМЛ /см.общий ход групповой операции в главе 13/.

Блок округления (04)

Этот блок производит округление результата умножения в сумматоре при операциях Ум1 и Ум2.

Функциональная схема блока приведена на рис.8.12. При положительном результате умножения импульс И5 проходит через СпЗ-06, У-05 и сбрасывает дополнительные разряды сумматора в положение 000000. При этом, если 6-ой разряд дополнительного сумматора стоит в положении 1, то импульс переноса добавляет единицу в младший разряд основного сумматора.

Процесс округления отрицательного результата сводится к прибавлению отрицательной единицы в младший разряд основного сумматора в том случае, если старший разряд дополнительного сумматора находится в положение "0". В этом случае, импульс И4 проходит через Сп4-02 и направляется в блок управления переписью для переписи содержимого предварительно сброшенного регистра через клапаны обратного кода на сумматор. Кроме того, этот же импульс инвертируется И-01 и блокирует перепись по 6-му разряду дополнительного сумматора. Затем импульс И5 проходит через СпЗ-04, У-08 и ставит все дополнительные разряды сумматора в положение 111111.

С округленным результатом умножения в следующем такте можно выполнять любую арифметическую операцию.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

THE CURRENT DIGEST
OF THE SOVIET PRESS
June 24, 1959

Party Life: PLEDGES MUST BE CARRIED OUT! (By Staff Correspondents A. Ivakhnenko and S. Sokolova. Pravda, May 25, p. 2. 1200 words. Condensed text:) Tashkent—Uzbekistan's agricultural workers have pledged to fulfill the seven-year plan ... have determined to sell the state at

...ization since the 21st Party Congress. The speech by Al... kimov, First Secretary of the Surkhan-Darya Province ... Committee, was equally colorless.
The participants in the plenary session expressed the... The participants in the plenary session expressed the... port of Comrade Tyupko's speech and devoted much atte... the mechanized cultivation and harvesting of cotton. It w... officials do not want to make a firm...



Рис. 8.13

Гл. конструктор машины „Урал"
Э. Ю. Ершов

Разраб.	Кодрик			Схема функциональная устройства арифметического (блок 05)	Ф2009.000 Сх Ф-01-05
Состав.	Невский				Литера: А; Лист: 1; Листов: 1
Провер.	Невский				Предприятие п/я 215 г. Пенза
Вед. кон.	Невский				
Нач. лаб.	Антонов				
Н. контр.					
Нач. отд.					

...ctor) admit that the ... try to calm people down:
... first year, after all. There has been a short- ... five or six years now, especially in the summer.' ... U.S.S.R. State Bank allocates change to the ter- ... miserly amounts, and many thousands of people ... enced as a result.

...lions of rural builders will ... program, and tens of millions of collective farm men and w... have a direct interest in their success. The public has a ri... pect that the leadership of the U.S.S.R. Academy of Constr... Architecture will bring order into this important work ...

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Блок деления (05)

Этот блок предназначен для управления элементами АУ при выполнении операции деления.

Функциональная схема блока 05 приведена на рис. 8.13.

Блок содержит схему выработки импульсов А6, схему управления переписью содержимого регистра на сумматор при операции деления, схему выработки частного, регистр частного, связанный с дополнительными разрядами сумматора цепью переноса и общей шиной сброса и сдвига.

Импульсы А6 вырабатываются усилителем У-14 от Сч-15, на счетный вход которого поступают импульсы сдвига А5, выработанные блоком выработки импульсов сдвига. Нулевое положение Сч-15 в начале такта подтверждается импульсом сброса в начале такта, который вырабатывается в блоке выработки импульсов сдвига.

Код переписи содержимого регистра на сумматор определяется положением знакового разряда сумматора. Если в данный момент операции деления в знаковом разряде сумматора стоит ноль, то сигнал $\bar{A}2$ открывает клапан К-01, при этом содержимое регистра перепишется на сумматор через клапаны обратного кода, если же в знаковом разряде сумматора стоит единица, то сигнал А2 открывает клапан К-05, при этом перепись произойдет через клапаны прямого кода. Переписью управляют: в первом такте деления импульс И3, проходящий через К-02, Сб2-04 и У-03, во втором и третьем тактах деления - импульсы А6, проходящие через К-06, Сб2-04 и У-03. Переписью в четвертом такте деления при окончательном округлении отрицательного результата управляет блок управления переписью /08/.

Каждый импульс А6 вырабатывает один разряд частного, который будет единицей, если состояния триггера знака и знакового разряда сумматора совпадают. В этом случае высокий уровень вырабатывается либо на Сп4-08, либо на Сп4-09, проходит через Сб4-12, формируется серией С120 в К-13 и записывается в младший разряд регистра частного, который предварительно освобождается при сдвиге содержимого регистра частного на один разряд влево.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.14

В конце третьего такта деления импульс И5 производит предварительное округление частного. При этом сравниваются знак 37-го остатка и знак делителя в Сп4-10 и Сп4-11. При совпадении высокий уровень проходит Сб4-12, К-13 и подсуммирует единицу в младший разряд регистра частного, который в этом случае не сдвигается.

Общий ход работы блока 05 во втором такте деления для примера, разобранного в таблице 8.3, приведен на временной диаграмме /рис. 8.14/.

Блок сброса и сдвига сумматора и регистра частного (06)

Этот блок предназначен для формирования импульсов сброса и сдвига разрядов знака и переполнения сумматора, основного сумматора, дополнительных разрядов сумматора и регистра частного при всех операциях.

Функциональная схема блока 06 приведена на рис. 8.15.

При всех операциях сброс сумматора производится сигналом, сформированным по С50 в К-16, который инвертируется И-15 и через Сб2-10 и У-09 сбрасывает разряды знака, переполнения и основной сумматор, кроме того, тот же импульс с выхода И-15 через Сб2-02 и У-01 сбрасывает дополнительные разряды сумматора и регистр частного.

Сброс сумматора производится:

1. Импульсом И1 при операциях Пск и Сл2 через К-21 и Сб7-17.
2. Импульсом И-2 при операциях Сд; Ум2,Ср,Вд,Фр через К-20 и Сб7-17.
3. Импульсом И3 в первом такте нормализации /случай нормализации вправо/ через Сп3-18 и Сб7-17.
4. Импульсом И4 во втором такте нормализации и операции Фв через К-19 и Сб7-17.
5. Импульсом И5 при операциях Сд,Ср,Вд,Фр через К-22 и Сб7-17.
6. Импульсом У1 - в режиме занесения чисел на сумматор с клавишей пульта управления через сб7-17.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



7. Импульсом с 16-У-05 через Сб7-17 в режиме выполнения групповых операций переписи.

Импульсы сдвига формируются по заднему фронту серии С50 до длительности 2,5 ÷ 3 мксек. Во втором и третьем тактах деления сдвиг производится импульсами А6. При этом сдвиг основного сумматора вместе с разрядами знака и переполнения производится через клапан К-08, Сб2-13, клапан К-12, ДС-11, Сб2-10 и У-09 ; сдвиг дополнительных разрядов сумматора и регистра частного производится через клапан К-07, Сб2-05, клапан К-04, ДС-03, Сб2-02 и У-01. В четвертом такте деления сдвиг производится импульсами А5 через клапан К-06 и клапан К-14.

При операциях Сд, Нр1, Ср, Вд, Фр импульсы А5 сдвигают только содержимое основного сумматора вместе с разрядами знака и переполнения через клапан К-14. Сдвига дополнительных разрядов сумматора и регистра частного при этих операциях не производится.

Блок сброса и сдвига регистра (07)

Этот блок предназначен для формирования импульсов сброса и сдвига регистра вместе с регистром знака и дополнительными разрядами регистра.

Функциональная схема блока 07 приведена на рисунке 8.16.

При всех операциях, кроме групповых операций переписи, сброс регистра производится сигналом, сформированным по С50 в клапане К-11, который проходит Сб2-15, инвертируется И-09 и через Сб2-04 и У-03 сбрасывает регистр вместе с регистром знака и дополнительными разрядами. При групповых операциях переписи импульс сброса регистра 16-У-07 не совпадает с С50, поэтому проходит на сброс регистра через Сб2-15, минуя К-11. Сброс регистра производится:

1. Импульсом И1 при операциях Сл1, Сл2, См, Вч1, Вч2, Ум1, Дл1, Дл4, Нр1, Нр2, Ср, Вд, Фр, Пск, Пр через К-16.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.16

2. Импульсом И3 при операциях Фз, Ср, Вд, Фр через К-13 и Сб5-12.

3. Импульсом И4 при операциях Ум1 и Ум2 через К-14 и Сб5-12, а также при операции Сд через Сп3-17 и Сб5-12.

4. Импульсом У1 в режиме занесения чисел на сумматор с клавиш пульта управления через Сб5-12.

Импульсы сдвига формируются по заднему фронту серии С50 до длительности 2,5 ÷ 3 мксек.

При операции нормализации, в случае нормализации вправо, импульс И3 через Сп3-10, Сб3-07, К-06, Дс-05, Сб2-04, У-08 сдвигает содержимое регистра вправо на один разряд.

При операции Сд сдвиг производится сигналами А5 через К-08 и Сб3-07.

При операциях Ум1 и Ум2 сдвиг производится сигналами А5 через Сп3-01 и Сб3-07. В этом случае первый импульс А5 в схему выработки сдвигающих импульсов не поступает, т.к. Сп3-01 закрыта низким уровнем с Рг-02. Регистр Рг-02 стоит в нулевом положении до первого импульса А5, задним фронтом которого он перебрасывается в единичное положение, открывая тем самым Сп3-01. Таким образом в схему сдвига проходят все сигналы А5, кроме первого.

Блок управления переписью (08)

Этот блок предназначен для выработки сигналов, разрешающих перепись содержимого сумматора на регистр, содержимого регистра на сумматор, а также содержимого сумматора на выходной регистр или на регистр печатающего устройства /ПУ/.

Функциональная схема блока 08 приведена на рис.8.17

Сигналы переписи содержимого сумматора на регистр вырабатываются усилителями У-09 /для управления клапанами обратного кода/ и У-11 /для управления клапанами прямого кода/.

При операции Фз преобразованием кода управляет знаковый разряд сумматора.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

THE CURRENT DIGEST
OF THE SOVIET PRESS
June 24, 1959

Party Life: PLEDGES MUST BE CARRIED OUT! (By Staff Correspondents A. Ivakhnenko and S. Sokolova. Pravda, May 25, p. 2. 1200 words. Condensed text:) Tashkent—Uzbekistan's agricultural workers have pledged to fulfill the seven-year plan ahead of schedule. They have determined to sell the state at least 3,050,000 tons of cotton in 1959, to reach by 1964 the level of cotton production set for the end of the seven-year plan and to produce 4,000,000 tons of "white gold" in 1965. New frontiers have also been mapped for the output of livestock products, fruit and vegetables.

A regular plenary session of the Uzbek Communist Party Central Committee, was equally colorless.

...ization since the 21st Party Congress. The speech by A. Kha...kimov, First Secretary of the Surkhan-Darya Province Party ...

The participants in the plenary session expressed the... port of Comrade Tyupko's speech and devoted much... the mechanized cultivation and harvesting of cotton... pointed out that some officials do not want to make a... with backwardness and routine on this question. [Not... tricts and provinces have fulfilled the plan for the so... sowing of cotton. S...

...ized ...otton ...e in ...rkhan-...nces. ...and ...es and ...cers ...ruggle ...on ...ic- ...with ...ade ...ands ...nov, ...ga- ...ons, ...e ...or ...e ...lo ...e, ...nds ...ire

80-10-ФХ7
0006002ф



Рис. 8.17

Гл. констр. машины „Урал."
25/VII-57
/Ротаев Б.Н./

				Схема функциональная устройства арифметического блока	ФЦ009000 СхФ-01-08	
Нач.сек.	Уланова				Литера	Лист	Всего
Составил	Невский				А	1	1
Проверил	Невский						
Ведущий	Невский						
Начальник	Лисицын						
Н.контр.					предприятие ПЯ 216 г. Пенза		
Начальник							

23.7.57

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

выхода переноса входного сдвигателя. Эта серия, проходя через схему блокировки знака множителя, с выхода 13-Сп3-02 поступает непосредственно на Сб5-15 и переписывает содержимое регистра на сумматор, как и во всех предыдущих случаях с преобразованием кода в зависимости от состояния триггера знака, в котором хранится знак произведения.

При операциях Сд,Ср,Вд,Фр импульс И2 проходит через К-20 Сб5-22,У-23 и переписывает содержимое регистра на сумматор через клапаны прямого кода.

В первом такте нормализации /случай нормализации вправо/ перепись производится также с преобразованием кода в зависимости от состояния триггера знака. В этом случае импульс И4 проходит либо Сп4-24, Сб5-22 и У-23, либо Сп4-27,Сб5-25 и У-26.

При операции Дл сигналы переписи вырабатываются в схеме деления /Об-К-01 и Об-К-Об/ и непосредственно подаются на Сб5-22 и Сб5-25. Помимо этого, в четвертом такте деления по И5 в клапане Сп8-28 вырабатывается сигнал переписи через клапаны обратного кода, производящий окончательное округление отрицательного частного. Сигнал переписи 04-Сп4-02, производящий перепись при округлении отрицательного результата умножения, также поступает непосредственно на собирательную схему переписи обратным кодом Сб5-25.

При выполнении групповых операций перепись содержимого регистра на сумматор производится всегда через клапаны прямого кода. При этом сигналы переписи 164У-Об поступают только на собирательную схему переписи прямым кодом Сб5-22.

При переписи содержимого сумматора на выходной регистр или на регистр печатающего устройства преобразованием кода управляет триггер знака. Если триггер знака находится в положении "1", то высокий уровень появляется на выходе инвертора И-30, и перепись производится через клапаны обратного кода. Если триггер знака находится в нулевом положении, то высокий уровень на выходе И-29 открывает клапаны прямого кода.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

еполнения (09)

и управления работой
сумматора, а также ре-

а 09 приведена на.

переполнения сумматора
й шине основного сум-
е 4-го такта операции
сбросить только один
производится импульсом
3,И-12,Сб2-05,См-01.
ммматора и разряда пере-
-02. Вырабатываемые уси-
используются во всех ос-
большинства операций.
ва операций работа бло-
щ в разряды знака и пе-
иси содержимого регист-
обратного кода. В этом
вляющий переписью, запи-
через Сб3-10 и К-07, на
Сб3-11 и К-08. При пере-
ода на разряды знака и пе-
. Сп3-15 закрыта нижним
ла групповой операции Гр.
ния производится перепись
в разряде переполнения,
сумматор знака предвари-
-14, а содержимое разряда
Сб3-10 и К-07 записывается
деления нормализованных чи-
нение, содержимое триггера
-07 переписывается на зна-

знака также производится
гистра сигналом 07-У-03.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

T[illegible] CURRENT DIGEST
OF THE SOVIET PRESS
June 24, 1959

Party Life: PLEDGES MUST BE CARRIED OUT! (By Staff Correspondents A. Ivakhnenko and S. Sokolova. Pravda, May 25, p. 2. 1200 words. Condensed [illegible]

[illegible]ization since the 21st Party Congress. The speech [illegible]kimov, First Secretary of the Surkhan-Darya Provi[illegible]



Гл. констр. машины „Урал"

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

THE CURRENT DIGEST
OF THE SOVIET PRESS
June 24, 1959

Party Life: PLEDGES MUST BE CARRIED OUT! (By Staff Correspondents A. Ivakhnenko and S. Sokolova. Pravda, May 25, p. 2 1200 words. Condensed text) [illegible]

...ization since the 21st Party Congress. The speech... kimov, First Secretary of the Surkhan-Darya Provi...



Рис. 2.19

"Write to your relatives and friends; it will make them happy."

Officials of the territory office of the State Bank (Comrade Semechenko, director) admit that the situation is abnormal, but they immediately try to calm people down:

"This is not the first year, after all. There has been a shortage of change for five or six years now, especially in the summer."

The board of the U.S.S.R. State Bank allocates change to the ter...

...the head of the country's southern farm regions, concern itself with rural areas. The Academy to this day has no rural construction specialists.

Several hundred billions of rubles are to be spent on capital construction in rural areas during the seven-year period. Millions of rural builders will take part in carrying out this great program, and tens of millions of collective farm men and women have a direct interest in this...

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

7. Схема переписи содержимого сумматора на регистр печатающего устройства /К-33,35Сб2-27,35К-28,35К-29/.

8. Схема анализа сумматора на "-0" /Сп37-30, Сп3-31, У-32/.

9. Схема анализа регистра на "+0" -/Сп35-20/ и другие.

При рассмотрении схем арифметического устройства необходимо иметь в виду, что на регистр информация пишется всегда в прямом коде, а на сумматор - преимущественно в обратном коде. Поэтому перепись в сумматор производится с преобразованием в обратный код, а перепись из сумматора производится с обратным преобразованием в прямой код.

Содержимое регистра и сумматора может быть либо сброшено импульсом сброса /сигналы 06-У-09 и 07-У-08- соответственно/, либо сдвинуто на один разряд импульсом сдвига, проходящим по той же шине на схеме. Направление сдвига в регистре и сумматоре обозначено стрелками. Содержимое регистра сдвигается вправо, при этом на 35-й разряд регистра приходят импульсы переноса с регистра знака /09-Рг-20/, а импульсы переноса с первого разряда направляются на 6-й разряд дополнительного регистра /11-6Рг-08/. Содержимое сумматора сдвигается влево, при этом на первый разряд приходят импульсы переноса из блока переносов 12-С3-07 / в зависимости от операции это может быть перенос либо с 6-го разряда дополнительных сумматоров, либо циклический перенос со знакового разряда сумматора/.

С выходов 35-го разряда сумматора через У-33 снимаются сигналы А4 и $\overline{А4}$, используемые при операции нормализации, а перенос с 35-го разряда направляется в разряд переполнения сумматора//09-См-04/.

Запись информации на регистр происходит через собирательные схемы 6Сб5-23, 5Сб6-24, 6Сб7-25, 18Сб5-26, и формирующие клапаны 35К-22. Формирование сигналов записи на регистр производится задним фронтом серии С120 с усилителя У-27.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...няет также момент записи ин-

...истр может быть произведена
...ли устройств машины:
...реобразованием в прямой код
...да 35К-11 или через клапаны

...гателя через клапаны развора-
...14-9К-05, 14-9К-06 при переписи
...Л.
...паны разворота 05-02-Сб2-49,
...3, 05-02-5К-04, 05-02-4К-05,
...Л.
...ройства пульта управления ма-
...6К-10.
...ти регистра команд устройства
...егистра с 19 по 29 через клапа-

...ка выработки импульсов сдвига
нормализации в разряды регист-
...апаны 14-6К-15.
...все разряды регистра находятся
...на выходе схемы анализа регистра
...кает высокий уровень, который
...ботки сигнала ω=1 при опера-
...такте операции нормализации,
...ого регистра на сумматор произ-
...нием кода через клапаны прямого
клапаны обратного кода 35К-19,
...4Сб2-16 и Сб3-17 и формирующие
...рование сигнала записи произво-
...серии С120, получаемой с усилите-

...ли все разряды сумматора стоят
...т.е. число в сумматоре -0/, то
...иза сумматора на "минус ноль"
...высокий уровень, который в пер-
...идетельствует о случае деления

Высокий уровень в этом случае проходит через Сп3-31, У-32 и заносит "1" в триггер К.

Содержимое сумматора, помимо переписи на регистр, может быть переписано:

1. На выходной регистр 4-мя группами по 9 разрядов в каждой /в первой группе старшим разрядом является знак/. Перепись каждой девятки управляется сигналами Б3, Б4, Б5 и Б6, соответственно с усилителей 03-У-10, 03-У-11, 03-У-12 и 03-У-13.
Перепись содержимого сумматора на выходной регистр может быть произведена либо через клапаны прямого кода / в этом случае высокий уровень будет на выходе инвертора 08-И-29, который открывает клапаны К-01, схемы 8Сп3-02, 9Сп3-03, 9Сп3-04, 9Сп3-05/, либо через клапаны обратного кода / в этом случае высокий уровень будет на выходе инвертора 08-И-30, который откроет клапаны 8Сп3-07, 9Сп3-08, 9Сп-09 и 9Сп3-10/. Выходы клапанов собираются в 9Сб8-06 и через магистрали поступают на входы выходного регистра.

2. На регистр печатающего устройства /ПУ/ через клапаны прямого кода 35К-28, либо через клапаны обратного кода 35К-29 и собирательную схему 35Сб2-27. Знак, переписываемого числа, записывается в регистр ПУ через К-33 всегда через клапан прямого кода.

3. На счетчик блока выработки импульсов сдвига переписывается константа сдвига. В этом случае переписываются разряды сумматора с 19-го по 24 включительно с преобразованием в дополнительный код.
Клапаны прямого и обратного кодов для переписи константы сдвига, а также их управление относятся к блоку 17.

Блок дополнительных разрядов сумматора и регистра (11).

Необходимость в дополнительных разрядах регистра возникает при выполнении операции умножения, так как потеря младших разрядов при сдвиге множимого вправо в регистре снижает точность выполнения операции.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ти при операции умно-
ительных разрядов ре-
изводить не 37-ми раз-
атоpe.
11 приведена на

тельные разряды регист-
ыполнении и большинства
к в дополнительном ре-
еписываются на сумматор
мого кода.
льного регистра на сум-
ором и третьем тактах
х разрядов сумматора
6-ти старших разрядов

ых разрядов сумматора
сброса и сдвига регист-
нителя 06-У-01. Сброс и
регистра объединен с

олнительного сумматора
его разряда регистра
азряда сумматора /цик-
6-го разряда дополни-
ся в первый разряд ос-
переносов /12/.
олнительного регистра
ямого кода /6К-06/ или
/, 6Сб2-08, формирующие
сигналов записи на до-
одится задним фронтом
15. Во втором и третьем
лапаны 6СП3-03 закрыты
инвертора И-04.
яд дополнительного сумм
-02 отрицательным импуль
и отрицательного резуль-
состоянии клапан К-02



Рис. 8.20

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

льтата умножения
положительном ре-
тояние сигналом
е устанавливаются

ления циклическим
тора на первый раз-
дополнительного сум-
осом между 30-м
разрядом дополни-
6-м разрядом до-
рядом основного сум-

риведена на рис.8.21.
и И-11 включены по
ельные импульсы.
См циклический пе-
ряда сумматора через
азряд дополнитель-
льных операций в этой
регистра частного

Нр1 открыт цикличес-
ого сумматора через
выполнении других
ез И-11, И-08 и СЗ-07
сумматора и первым

(13)

авления работой триг-
управления сбросом
анесением на триггер
ителя при умножении.
приведена на рис.8.22.



Рис. 8.21

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.22

Сброс триггера знака производится через Сб6-11, К-06, для формирования сигнала сброса по С50, инвертор И-07 и может осуществляться:

1. сигналом У1 при занесении чисел с клавиатуры пульта управления;

2. импульсом И5 при операциях Сл1,См,Вч1,Вч2,Ум1, Дл4 перед занесением знака результата в конце операций через К-14;

3. импульсом И4 при операциях Сд,Ср,Вд,Фр и Нр2 через клапан К-13;

4. импульсом И1 при операциях Сл1,См,Сл2,Вч1,Дл1, Пск,Пр,Фз через клапан К-12;

5. импульсом И2 при операции Вч2 через клапан К-20;

6. сигналом групповой операции Гр.

Занесение на триггер знака производится через сдвигательную схему Сб9-09 и формирующий клапан К-08 сигналами записи, сформированными по заднему фронту серии С100.

Занесение на триггер знака происходит:

1. с 12-го разряда адресной части регистра команд устройства управления при выполнении операции Пск через клапан 14-12 К-11;

2. со знакового разряда числа, набранного на клавиатуре пульта управления машиной, через клапан 14-36К-10;

3. со знакового разряда сумматора при операциях Сл1, См,Вч1,Вч2,Ум1,Дл4, знак результата операции заносится на триггер знака импульсом И5 через Сп3-15;

4. при операциях Вч1 и Вч2 импульсом И2 через К-16 на триггер знака заносится единица;

5. при операциях Ср, Вд,Фр и Сд импульс И4 через Сп4-17 переписывает на триггер знака разряд переполнения сумматора;

6. во втором такте операции Нр импульс И4 через клапан Сп3-18 переписывает на триггер знака содержимое триггера "К" через клапан обратного кода;

7. при операциях Сл1,Сл2,См,Вч1,Нр,Фз,Дл1, когда производится разворот со входного сдвигателя на регистр АУ, знак с клапана разворота 14-У-01 через клапан К-10 записывается на триггер знака.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

та / при сдвиге впра-
-20 импульсом И4 че-
о знака;
ервом импульсе сдви-
открывая тем самым

ода переноса входно-
двига проходит через
ка, суммируясь там
ервого импульса сдви-
положение "1", от-
СпЗ-08. Поэтому все
теля с выхода пере-
ся через СпЗ-02 в
на сумматор /блок10/.
а используются в раз-
полнения большинства
ем У-01 в виде сигна-

тр(14)

ой сдвигатель и кла-
из различных элемен-

риведена на рис.8.23.
тель производится
либо с выходных инвер-
анов разворота НМЛ
-3СпЗ-10/. Сброс и
ся сигналами с 15-У-04
сдвигателя на регистр
и1, Дл1 и др/, содер-
ается на регистр через

01 через клапаны К-02
и ь разряды с 35 по
8 и У-01 происходит
8К-03 записываются



Рис. 8.23

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

-02 через клапаны
тра с 27-го по 19-ый,
-03 через клапаны
тра с 9-го по 1-ый,
ло на регистр посту-
ворота НПЛ, при этом
ся в регистр знака,
2, Ср, Вд, Фр разво-
держимое входного
ается импульсами
еноса через У-08 и
налы с выходов кото-
Вд,Фр /блок 02/, ли-

нстанта, зафиксиро-
мпульсов сдвига, пе-
19 по 24 регистра
сом И4, проходящим

ржимое адресной час-
апаны 12К-11, откры-
триггер знака через
с 19 по 29-й регист-
тальные 11 разрядов.
ы пульта управления
т на входы клапанов
м У2 через У-14. При
раллельно, а знак
3-Сб9-09.

сдвигателя (15)

тки сигналов сброса

ведена на рис.8.24.
я при операциях Ум1,
9,ДС-08,Сб2-05 и У-04



Рис 8.24

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ерации Лм2 производит-
ми НМЛ, через К-07. Во
изводится импульсом И1,
-01, Сб2-05, У-04. Поми-
го сдвигателя на регистр
й сдвигатель после как-
В этом случае одиночный
сью, с выхода усилителя
, и сигнал, выделенный
Сб3-02, И-01, Сб2-05,
ель.

оротом

правления разворотом
а регистр, а также для
работу элементов АУ в
аций.
5 приведена на рис.8.25.
ким управления разворо-
помощью временной диаг-
Счетчик разворота
ции Лм2 сбрасывается
26, Сб2-25, И-23. Во
ри остановке машины,
игналом И1, проходящим

триггер знака формиру-
поэтому для надежной ра-
14 должны открываться
ижайшим полным импуль-
ительного сигнала вос-
исположение которого
ого из НМБ.
выработки одиночного
одятся в нулевом поло-
ез К-28, Сб2-29 и К-27,
гистр Рг-20, который



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

редним фронтом
ящего через
ет в общем слу-
120, поэтому для
торый разрешает
новления его в

с единичного
в свою очередь
им образом,
у фронту Б-2
яет в дальней-
тр.
ство сигналов
количество
ь количеству

ср, Вд, и Фр
тала независимо
ем, чтобы выра-
. старший раз-
в старшем раз-

выполнении
днему фронту сиг-
ераций. В этом
Ср, Вд или Фр
алн Б1 проходят
т-20.
ИЛ на НМБ /Лм2/,
ронизирующими
импульс выраба-
ез К-19.
ательной поляр-
лок выработки
ных Ум1, Ум2, Ср,
ый сигнал положи-
разворота, кото-
12. Одиночный



Рис. 8.26

N. Y. Times
OCT 25 1959

When the Long Arm of Moscow ... Mexico

THE MIND OF AN ASSASSIN. By ... from police documents in Spain, ... Later, Caridad ... Isaac Don Levine. Illustrated. 232 ... the United States and Mexico, ... getting out of ...

... "foreign spy" (alternately British or German), and his "well-proven" ties with the Nazi or other intelligence organizations are no longer mentioned. From the highly official just-published "History of the Communist Party," it would appear that the famous purge trials of 1936-38, in which Trotsky's name stood out as that of the main culprit, never took place. Nor does Trotsky exist as a Bolshevik and one-time first lieutenant to Lenin.

The true story of Trotsky's assassination is still unknown to Russians, except for a few high-ranking police and party leaders. Perhaps the story Mr. Levine tells in this book will reach at least some limited Russian circles, via radio or in other ways, and help them to learn the truth and better discern the real face of the late dictator and the narrow limits of Khrushchev's liberalizing course.

Mr. Dallin is the author of "The Changing World of Soviet Russia" and other books on his native Russia.

latest book, based on personal interviews, abundant material ... Mercader, but the worst of assassins ... Yes ... the worst ..."

News
59

Dateline Amigos

... the largest ... lants planned ... nt oil agency, ... anos, will be ... illo, Torreon, ... l Minatitlan, ... said today.

$160 million budgeted for ... ive 18-month ... which the industry is ... ne into being.

... nts will be ... t to be com- ... said, with ... at the end of ...

TINA

... eo Gregory, ... ippist Monas- ... tery established here last year by monks from Massachusetts, have thanked President Arturo Frondizi for exempting machinery imported by the community from customs duties.

Under Argentine import regulations, the duties on the machines would in some cases have amounted to three times their value. (UPI)

Argentine naval planes today continued to search the waters off Patagonia for a mysterious high-speed submarine spotted twice by surface ships at points 120 miles apart within 24 hours. The planes were U. S.-built Martin Mariners and Lockheed Neptunes, fitted with anti-submarine equipment. (UPI)

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

сигнал серии с У-15 при операциях Сл1, Сл2, Вч1,Вч2,См, Пр,Дл1, Лм2 и Лм3 проходит клапан К-14, усилитель У-13 и поступает в схему сброса и сдвига входного сдвигателя для сброса сдвигателя по заднему фронту,а также этот сигнал поступает на избирательную схему ИС-12. Импульс с У-13 в том случае, если счетчик разворота находится в состоянии 00, проходит через ИС-12 на У-01 и открывает клапаны переписи первой девятки в блоке разворота на регистр. При положении счетчиков 01 импульс с У-13 проходит на У-02 и открывает клапаны переписи второй девятки и т.д.

При работе АУ в режиме выполнения групповой операции переписи блок управления разворотом на регистр вырабатывает одиночный импульс серии С120 по заднему фронту сигнала СЛ. Работа данной схемы ничем не отличается от вышеприведенной. Нулевое состояние регистров Рг-09 и Рг-02 при отсутствии групповой операции поддерживается низким уровнем сигнала групповой операции, подаваемого на сбросовые входы регистров.

Выделенный одиночный сигнал с Рг-02 проходит через Сб2-30, У-05 и направляется на сброс сумматора и перепись содержимого регистра на сумматор. Кроме того,этот же сигнал, дифференцируясь в ДС-06, через усилитель У-07 поступает в схему сброса регистра для сброса его по заднему фронту.

При выполнении операции Вч2 импульс И2 должен проделать тот же комплекс действий,что и при выполнении групповой операции, то есть сбросить сумматор по С50, переписать содержимое регистра на сумматор по С120 и сбросить регистр по заднему фронту.Поэтому импульс И2 проходит через клапан К-32, инвертор И-31, Сб2-30 и поступает на вход У-05 и ДС-06.

Блок выработки импульсов сдвига (17)

Этот блок предназначен для выработки нужного количества импульсов сдвига, необходимых для выполнения операций Ум1, Ум2, Ср, Вд,Фр, Дл2, Дл3, Дл4, Сд,Нр1. Кроме того, блок 17 имеет в своем составе схему тригге-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

N. Y. Times
OCT 2 5 1959

When the Long Arm of Moscow Reached M...



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

N. Y. Times
OCT 25 1959

00060024



Рис. 8.27

Гл. констр. машины „Урал"
Рамеев Б.И.
23.7.57

						Схема функциональная устройства арифметического блока 17	Ф2009000 Сх. ф-01-17
Нач. кон.	Иванов			Дата			
Составил	Невский			23.7.57			
Проверил	Невский			23.7.57		Литера: А	Лист: 1
Вед. констр.	Невский			25.7.57			Вс. л. 1
Начальник	Яблонский						
Н. контр.							
Нач. отд.						предприятие п/я 616 г. Пенза	

They must know that Caridad Mercader is not simply Caridad Mercader, but the worst of assassins ... Yes ... the worst ..."

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

N. Y. Times
OCT 2 5 1959

When the Long Arm of Moscow Reached Mexic



Рис. 8.27

Гл. констр. машины „Урал"
Богачев / Рамеев 23/VII-57

Изм.	Кол.	Лист	№ док.	Подп.	Дата	Схема функциональная устройства арифметического блока II	Ф2009000 Сх. Ф-01-17
Состав.	Невежин				13.7		
Провер.	Рамеев				13.7		
Разраб.	Рамеев				13.7		
Нач.сект.	Дьячек				13.7		
Н.контр.						Литера: А	Лист: 1	Листов: 1
Нач.отд.						Предприятие п/я 216 г. Пенза	

the subject of Mr. Levine's latest book. Based on personal interviews, abundant material Mercader is not simply Caridad Mercader, but the worst of assassins ... Yes ... the worst..."

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

клапане К-26 и считается счетчиком 6Сч-25. Поскольку первоначально в счетчик была занесена комбинация 110111, то девятый импульс А5 по серии С50 перебросит счетчик из состояния 111111 в состояние 000000. При этом, импульс переноса со старшего 6-го разряда счетчика перебросит в единичное положение Рг-24, который возвратится вновь в нулевое положение ближайшим задним фронтом серии С120.

Выделенный на единичном аноде Рг-24 сигнал через Сб3-33, К-32 сбрасывает Рг-31 в нулевое положение, закрывая тем самым Сп3-29, а, следовательно, прекращая выдачу сигналов А5. Кроме того, этот же сигнал через К-14, Сб2-12 и У-11 вновь открывает клапаны 5К-10 и вновь заносит на 6Сч-25 комбинацию 110111, подготавливая схему к выдаче следующей группы импульсов сдвига при приходе очередного одиночного сигнала серии С120 с усилителя 14-У-15. При этом процесс выработки импульсов сдвига будет повторяться столько раз, сколько придет сигналов с 14-У-15.

На временной диаграмме рис.8.28 приведена работа схемы выработки импульсов сдвига при выполнении операции Ум1 с числом, находящемся в ячейке с полным адресом НМБ.

При операции деления Дл в первом такте после первой переписи содержимого регистра на сумматор производится анализ содержимого сумматора на "-0", т.е. вырабатывается признак деления равных чисел. Высокий уровень со схемы анализа сумматора в этом случае через Сб2-53 и К-54 ставит триггер К в положение 1, а следовательно, высокий уровень напряжения возникает на шине А7 и низкий - на шине А7.

Во втором, третьем и четвертом тактах деления блок 17 вырабатывает по 36 импульсов сдвига. Процесс выработки импульсов сдвига при делении мало чем отличается от выше рассмотренных операций. В этом случае импульс И1 проходит через клапан К-06, У-05 и открывает клапаны 3К-04. При этом на счетчик заносится число 36 в дополнительном коде, т.е. комбинация 011100. Рг-30 открывается импульсом И2, проходящим через открытый клапан К-30. Переброс счетчика в нулевое положение в этом случае происходит

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ьсе А5. Сформированный регистром Рг-24
сбрасывает регистр Рг-31. Повторного за-
чик в этом случае не производится.
ции сдвига в зависимости от знака константы
егося в знаковом разряде сумматора, триг-
ится в единичное или остается в нулевом
отрицательной константе в сумматоре вы-
сигнала А2 проходит К-53, С649 и открыва-
ьс И1 проходит К-50, С64-53 и К-54 и ста-
К в положение "1". При положительной кон-
аторе низкий уровень А2 запирает клапан
ер К остается в нулевом положении.
ига в сумматоре находится всегда в обратном
перепись ее в 6Сч-25 производится через
го /6К-09/ или обратного /6К-03/ кода.
константа сдвига переписывается через кла-
кода, отрицательная -через клапаны прямо-

е константы в дополнительный код произво-
5, куда по сигналу И2 через клапан К-23,
записывается 1 в младший разряд.
роходя через К-30, перебрасывает регистр
вает выдачу сигналов А5. После отсчета нуж-
ва импульсов сдвига сигнал, сформированный
24, блокирует дальнейшую выдачу импульсов
нная Рг-19 через открытый К-18 и Рг-31
К-32.
, если константа сдвига в сумматоре была
бавление 1 в младший разряд поставит счет-
е положение. Для того, чтобы не выдавать
та в этом случае, введена блокировка -сиг-
ванный Рг-24, при прибавлении 1 в младший
ка через открытый клапан К-18 сбрасывает
ое положение. Тогда низкий уровень напряже-
ого выхода регистра Рг-19 закрывает Сп3-29,
двига не вырабатывается. Возврат Рг-19 в
тояние происходит в конце операции по зад-
мпульса И5,
ции нормализации в самом начале первого
руется содержимое сумматора на переполнение.



Рис. 8.28

N. Y. Times
OCT 2 5 1959
When the Long Arm of Mosc
THE MIND OF AN ASSASSIN. By Isaac Don Levine. Illustrated. 232 pp. New York: Farrar, Straus &
from police documents in Spain, Later, Ca
the United States and Mexico, getting out
y News
1959
Date
CO
the largest
plants planned
ment oil agency,
dicanos, will be
ultillo, Torreon,
nd Minatitlan,
ls said today.
$160 million
en budgeted for
nsive 18-month
ng which the
al industry is
ome into being.
dants will be
ast to be com-
ils said, with
d at the end of
NTINA
Leo Gregory,
Trappist-Monas-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ульсе А5. Сформированный регистром Рг-24
сбрасывает регистр Рг-31. Повторного за-
тчик в этом случае не производится.
ции сдвига в зависимости от знака константы
щегося в знаковом разряде сумматора, триг-
ится в единичное или остается в нулевом
и отрицательной константе в сумматоре вы-
сигнала А2 проходит К-53, Сб49 и открыва-
льс И1 проходит К-50, Сб4-53 и К-54 и ста-
К в положение "1". При положительной кон-
аторе низкий уровень А2 запирает клапан
ер К остается в нулевом положении.
ига в сумматоре находится всегда в обратном
перепись ее в бСч-25 производится через
го /6К-09/ или обратного /6К-03/ кода.
константа сдвига переписывается через кла-
о кода, отрицательная -через клапаны прямо-

е константы в дополнительный код произво-
5, куда по сигналу И2 через клапан К-23,
записывается 1 в младший разряд,
проходя через К-30, перебрасывает регистр
вает выдачу сигналов А5. После отсчета нуж-
ва импульсов сдвига сигнал, сформированный
24, блокирует дальнейшую выдачу импульсов
нвая Рг-19 через открытый К-18 и Рг-31
и К-32.
, если константа сдвига в сумматоре была
обавление 1 в младший разряд поставит счет-
е положение. Для того, чтобы не выдавать
га в этом случае, введена блокировка -сиг-
ванный Рг-24, при прибавлении 1 в младший
ка через открытый клапан К-18 сбрасывает
ое положение. Тогда низкий уровень напряже-
ого выхода регистра Рг-19 закрывает Сп8-29,
двига не вырабатывается. Возврат Рг-19 в
тояние происходит в конце операции по зад-
мпульса И5.
ции нормализации в самом начале первого
руется содержимое сумматора на переполнение.



Рис. 8.28

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

мпульсе А5. Сформированный регистром Рг-24
ько сбрасывает регистр Рг-31. Повторного за-
счетчик в этом случае не производится.
перации сдвига в зависимости от знака константы
ходящегося в знаковом разряде сумматора, триг-
ставится в единичное или остается в нулевом
При отрицательной константе в сумматоре вы-
вень сигнала А2 проходит К-53, С649 и открыва-
мпульс И1 проходит К-50, С54-53 и К-54 и ста-
ер К в положение "1". При положительной кон-
сумматоре низкий уровень А2 запирает клапан
иггер К остается в нулевом положении.
сдвига в сумматоре находится всегда в обратном
тому перепись ее в 6Сч-25 производится через
ямого /6К-09/ или обратного /6К-09/ кода.
ная константа сдвига переписывается через кла-
ного кода, отрицательная -через клапаны прямо-

ание константы в дополнительный код произво-
ч-25, куда по сигналу И2 через клапан К-23,
-26 записывается 1 в младший разряд.
, проходя через К-30, перебрасывает регистр
крывает выдачу сигналов А5. После отсчета нуж-
ества импульсов сдвига сигнал, сформированный
Рг-24, блокирует дальнейшую выдачу импульсов
расывая Рг-19 через открытый К-18 и Рг-31
33 и К-32.
чае, если константа сдвига в сумматоре была
, добавление 1 в младший разряд поставит счет-
евое положение. Для того, чтобы не выдавать
двига в этом случае, введена блокировка -сиг-
ированный Рг-24, при прибавлении 1 в младший
тчика через открытый клапан К-18 сбрасывает
левое положение. Тогда низкий уровень напряже-
ичного выхода регистра Рг-19 закрывает СпЗ-29,
е сдвига не вырабатывается. Возврат Рг-19 в
состояние происходит в конце операции по зад-
у импульса И5.
ерации нормализации в самом начале первого
изируется содержимое сумматора на переполнение.



Рис. 8.26

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

При этом, в Сп3-47 и Сп3-48 сравниваются разряды знака и переполнения сумматора. При несовпадении либо на выходе Сп3-47, либо на выходе Сп3-48 возникает высокий уровень, который проходит Сб3-49 и открывает К-50. Импульс И1 проходит через К-50, Сб2-53, К-54 и ставит триггер " К " в положение "1". При совпадении разрядов К-50 не открывается и триггер " К " остается в нулевом положении.

Схема выработки импульсов сдвига работает в первом такте нормализации только в случае нормализации влево, что соответствует сигналам А7 - высокий и А7- низкий уров - ни напряжения.

Импульсы сдвига начинают вырабатываться в том случае, если старший 35-й разряд сумматора совпадает с триггером знака. Имеется ввиду случай нормализации влево, т.е. К = 0. В этом случае низкий уровень с выхода Сп3-45 или Сп3-46, через Сб2-44 и У-40 открывает Сп3-38 и закрывает К-36.

Высокий уровень с клапана Сп3-38 через Сб2-35 открывает К-30. Импульс И2 через К-30 перебрасывает Рг-31 в единичное положение, открывая тем самым выдачу импульсов сдвига. Выработанное количество импульсов сдвига фиксируется счетчиком 6Сч-25. Как только в процессе сдвига произойдет несовпадение старшего разряда сумматора и триггера знака, высокий уровень на выходе Сб2-44 через У-40 открывает клапан К-36 и через Сб3-33 и К-32 Рг-31 сбрасывается по заднему фронту импульса А5.

Если перед началом нормализации было несовпадение 35-го разряда сумматора и триггера знака, то клапан Сп3-38 закрыт низким уровнем напряжения с усилителя У-40, Рг-31 не перебрасывается, и импульсы сдвига не вырабатываются. Признак второго такта нормализации блокирует сброс триггера " К " и счетчика 6Сч-25 через И-41 и Сб2-42, так как состояние триггера " К " и константу нормализации, зафиксированную счетчиками, необходимо сохранять до конца операции нормализации. Сброс счетчиков во втором такте нормализации производится только при равенстве нулю нормализуемого числа. В этом случае сигнал ω , выработанный в первом такте, через Сб2-42

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 · CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

рассматриваемой операции.

Общая функциональная схема АУ приводится на чертеже Ф 2009000 СхФ-01.

Ниже приводится перечень логических адресов элементов, многократно повторяемых при описании работы арифметического устройства по функциональной схеме:

1. Сумматор - 10-35СМ-13.
2. Разряд знака сумматора - 09-СМ-01
3. Разряд переполнения сумматора-09-СМ-04.
4. 6 дополнительных разрядов сумматора-11-6СМ-01.
5. Регистр частного -05-30Сд-16.
6. Клапаны формирования сигналов записи на сумматор по С120-09-К-07; 09-К-08; 10-35К-14; 11-6Сп3-03.
7. Собирательная схема на сумматор 09-Сб3-10; 09-Сб3-11; 10-34Сб2-16; 10-Сб3-17; 11-6Сб2-05.
8. Регистр - 10-35Рг-21.
9. Регистр знака -09-Рг-20.
10. 8 дополнительных разрядов регистра -11-6Рг-08.
11. Клапаны формирования сигналов записи на регистр по С 120 - 09-Сп3-23; 10-35К-22.
12. Собирательная схема на регистр 6-Сб5-23; 5-Сб6-24; 6-Сб7-25; 18-Сб5-27.
13. Триггер знака - 13-Сч-05.
14. Входной сдвигатель - 14-9Сд-09.
15. Выходной регистр -03-9Рг-02.
16. Триггер ω -01-Рг-02
17. Триггер φ -01-Рг-05
18. Триггер " К " -17-Рг-51
19. Счетчик схемы выработки импульсов сдвига- - 17-6Сч-25.

Выполнение операций Сл1, Сл2, См, Вч1, Пск, Пр

Функциональная схема для выполнения операций этой группы изображена на рис. 8.29. Из операций этой группы подробно будет рассмотрено выполнение операции Сл1, временная диаграмма с основными этапами выполнения которой приведена на рис. 8.30.

Исходное состояние основных элементов АУ перед началом выполнения операции Сл1 следующее: в сумматоре и

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

дополнительных разрядах сумматора- находится первое слагаемое в обратном коде; в разрядах знака и пере - полнения сумматора, а также в триггере знака - знак первого слагаемого;в регистре, триггере ω и триггере φ - результат выполнения предыдущей операции. Второе слагаемое находится в ячейке a НМБ.

Импульс И1 выполняет следующие функции.

1. Проходит через 07-К-16, открытый высоким уровнем сигнала Сл1, поступает в собирательную схему 07-Сб5-12, формируется серией С50 в 07-К-11, проходит через собирательную схему 07-Сб2-15, инвертируется в 07-И-09, проходит 07-Сб2-04 и с выхода 07-У-03 по шине сброса и сдвига регистра сбрасывает регистр /вместе с регистром знака и дополнительными разрядами регистра/;

2. проходит через 13-К-12, открытый высоким уровнем сигнала Сл1, поступает в собирательную схему 13-Сб6-11, формируется серией С50 в 13-К-08 и через инвертор 13-И-07 сбрасывает триггер знака;

3. проходит через 01-К-03, открытый высоким уровнем сигнала Сл1, и задним фронтом сбрасывает триггер

4. проходит через 01-Сп5-06, открытую высокими уровнями сигналов пуска У4, сигналов $\overline{Дл2}$, $\overline{Дл3}$, $\overline{Дл4}$, сигнала блокировки при печати, и задним фронтом сбрасывает триггер ;

5. проходит через 15-К-06, открытый всегда,кроме выполнения операции ЛМ2, затем через 15-Сб3-02 инвертируется 15-И-01, проходит через 15-Сб2-05 и через усилитель 15-У-04 сбрасывает входной сдвигатель;

6. проходит через 16-К-24, открытый высоким уровнем признака ЛМ2, через 16-Сб2-25, 16-И-23 и сбрасывает счетчик разворота 16Сч-16 и 16-Сч-17 в нулевое положение.

На этом заканчивается подготовка арифметического устройства к выполнению операции Сл1.

Первый подготовительный сигнал НМБ Б2 записывает знак второго слагаемого и старшие восемь разрядов на входной сдвигатель через 14-9Сб2-14. Одновременно сигнал Б2 проходит через открытый клапан 16-К-28, 16-Сб2-29,клапанируется сигналом Б1 в 16-К-27 и запускает схему

Сброс триггера знака по с50, перепись знака р-тра в триггер знака по сиг, выработка сигналов ω и φ по с1го.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

серии С120. В резуль-
работан ближайший под-
роходит через 16-К-14,
на вход избирательной

разворота одиночный
открывает клапаны
рядов выбираемого из
ые клапаны, причем знак
-У-01, 13-К-10,
00 в 13-К-08 и записы-
ные 8 разрядов числа
собирательную схему
С120 и записываются на
ительно.
ронтом перебрасывает
, подготавливая этим
гистр к переписи схе-
двигателя.
сигналах выработанный
ходит по каналам
этом число переписи -
в 27 + 19, 18 + 10,

мое выбирается из не-
лишь 2 сигнала Б2. При
иггер знака и старшие
от того будет ль ад-

диночного импульса
у возможному подготови-
выборки числа на реги-

нтиссы второго слага-
преобразованием в обрат-
ез 08-К-12, открытый
да усилителя У-16 пода-
8. Если триггер знака
ое слагаемое положитель-
-18. Импульс Из прохо-

дит на 08-Сб5-22 и через усилитель 08-У-23 открывает клапаны прямого кода переписи с регистра на сумматор -10-35К-18 и 11-6К-06. На разряды знака и переполнения сумматора записи не производится. Если триггер знака находится в положении "1" /второе слагаемое отрицательно/ сигнал А1 открывает 08-К-17, импульс Из проходит на 08-Сб5-25 и через 08-У-26 открывает клапаны переписи обратного кода 10-35К-19 и 11-6К-07. При этом в разряды знака и переполнения сумматора записываются единицы через 09-Сб3-10 и 09-К-07, а также через 09-Сб-11 и 09-К-08,

Так как в сумматоре АУ находится первое слагаемое, то при наличии циклического переноса содержимое сумматора алгебраически сложится с числом, выбранным из НМБ. Возможный импульс переноса со знакового разряда сумматора через клапан циклического переноса 12-К-04, 12-И-02, 12-С3-01 поступает на первый разряд дополнительного сумматора. Возможный импульс переноса со старшего разряда дополнительного сумматора через 12-И-13, 12-К-12, 12-И-11, 12-И-08 и 12-С3-01 поступает на первый разряд основного сумматора.

В результате суммирования знак числа в сумматоре может измениться, поэтому импульсом И5 через 13-Сп3-15, 13-Сб9-09, 13-К-08 по серии С100 знак переписывается в триггер знака. Триггер знака предварительно сбрасывается тем же импульсом И5, но сформированным по серии 50, проходящим через 13-К-14, 13-Сб6-11, 13-К-08, 13-И-07.

Кроме того, результат операции необходимо проанализировать на переполнение и на сигнал условной передачи управления. Выработка сигнала ω производится триггером ω, предварительно сброшенным импульсом И1 в начале такта. В случае отрицательного результата разряд знака сумматора находится в положении "1", открывая высоким уровнем сигнала А2 01-Сп3-09. Импульс И5 проходит через открытую 01-Сп3-09, через 01-Сб4-07, формируется С120 в 01-К-01 и ставит триггер ω в положение "1". Триггер φ точно также сбрасывается импульсом И1 в начале такта. В случае переполнения сумматор знака и сумматор переполнения будут находиться

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...зависимости от знака
...рядов знака и перепол-
...ень на выходе 01-К-17
...ерез 01-Сб2-13 и откры-
...одит через 01-Сп3-08,
...1-К-04 и ставит триг-

...нчивается.
...дно с выполнением опе-
...и этих операций состоит

...те функции, как и при
...сывает сумматор. Для
...тся клапан 06-К-21, ко-
...06-Сб7-17. В клапане
...ие импульса И1 серией
...И-15, 06-Сб2-10, 06-У-09
...сумматор вместе с до-

...носит посылочный харак-
...невозможно. Поэтому
...водится.
...исходит сложение второ-
...я циклического переноса
...что циклический перенос

...совпадает со знаком
...надобности в дополнитель-
...триггер знака.
...ы, предназначенной для
...пы чисел, переполнение
...единственным отличием
...ляется всегда нулевое
...еспечивается отсутствием
...-Сп3-08. В остальном вы-
...о выполнению операции

...1 процесс вычитания двух
...жения с числом, у которо-
...Поэтому операция Вч1

выполняется также, как и операция Сл1 с той лишь разницей, что перед сложением двух чисел знак числа в триггере знака, поступающего из НМБ, меняется на обратный. Для этой цели в триггер знака импульсом И2 через 13-К-16 и 13-Сб9-09 заносится единица, которая, складываясь со знаком вычитаемого числа, изменяет его на обратный.

При выполнении операции Пр число, стоящее в НМБ, нужно записать: знак - в триггер знака, а мантиссу - в регистр. При этом содержимое сумматора не меняется. Отличия в выполнении операций Пр от Сл1 следующие:

1. перепись содержимого регистра на сумматор не производится. Это обеспечивается клапаном 08-К-12, который при выполнении операции Пр не открывается ;

2. Выработка сигнала $\omega = 1$ производится в том случае, если записанная на регистр мантисса имеет нули во всех разрядах. Высокий уровень, возникающий в этом случае на выходе схемы анализа регистра на "+ 0" - 10-Сп35-20, разблокирует клапан 01-Сп3-16. Импульс И5 проходит через 01-Сп3-16, 01-Сб4-07 и ставит триггер ω в положение "1".

3. сигнал φ при выполнении этой операции не вырабатывается, поэтому клапан 01-Сп3-08 закрыт.

Операция Пск сходна с операцией Сл2. Отличие состоит в том, что посылаемое в сумматор число выбирается не из НМБ, а переписывается из адресной части регистра команд. В связи с этим разворота числа из входного сдвигателя не производится. Потому клапан 16-К-14 закрыт. Импульс И2 через 14-К-13 и 14-У-12 открывает клапаны 14-12К-11, на другой вход которых поступает информация с адресной части регистра команд УУ /02-13-12У-02/. 12-й разряд регистра команд через 13-Сб9-09 и 13-К-08 заносится на триггер знака и в дальнейшем играет роль знака числа, посылаемого в сумматор. Остальные разряды переписываются с 19 по 29 разряды регистра включительно. Перепись содержимого регистра на сумматор производится также, как и при выполнении операции Сл2. При выполнении операции ПсК сигнал ω и сигнал φ всегда равны нулю.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

операции
с основ-
32.
перед
сумматоре
братном
ора, а так-
егистре,
нения пре-
ике "Д" НМБ.

алом опе-
каналу

06. Если
ака ,-по-
6. Импульс
открывает
егистр
еписывает-
рмирующие
ггере знака
05. Импульс
-09 откры-
ра на ре-
ывается на
щие клапа-
жимое сум-
рямом коде.
содержимо-
держимого
одится. Знак
иггере зна-

олнении опе-
ер D , триг-
рота на ре-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

операции
основ-
2.
перед
сумматоре
ратном
ра,а так-
гистре,
ения пре-
ке "Д" НМБ.

дом опе-
анду

6. Если
ка ,-по-
. Импульс
открывает
гистр
писывает-
мирующие
тере знака
5. Импульс
09 откры-
а на ре-
вается на
ие клапа-
имое сум-
ном коде.
содержимо-
держимого
дится. Знак
иггере зна-

нении опе-
о 1, триг-
ота не-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.32

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

по С50 через 13-К-14.

Выработка сигнала ω производится аналогично предыдущим операциям. Сигнал φ всегда равен "0", так как в результате вычитания двух модулей разность их не может быть больше любого из них.

Выполнение операций Ум1 и Ум 2

Выполнение операций умножения в арифметическом устройстве во многом определяет общую временную диаграмму машины. Расстояние между задними фронтами С50 и С120, равное 70 мксек., определяется временем нарастания выходного сигнала на клапанах переписи массовых каналов. Так как при выполнении операции умножения происходит сдвиг содержимого регистра по С50, то сигнал, управляющий переписью, имеет длительность от заднего фронта С50 до заднего фронта С120. Длительность импульсов серии С50 определяется временем нарастания сигналов на выходе клапанов в цепях, управляющих сдвигом сумматора и регистра, и с этой точки зрения должна быть установлена не менее 50 мксек.

Количество импульсов серии в такте машины определяется также операцией умножения. При операции умножения на число, стоящее по полному адресу НМБ, в АУ, необходимо выработать 36 импульсов сдвига А5. Выработка импульсов сдвига синхронизируется задним фронтом подготовительных сигналов НМБ Б2 таким образом, что после каждого сигнала Б2 вырабатывается 9 ближайших полных импульсов серии С120. Сдвиг входного сдвигателя происходит по заднему фронту серии С50, поэтому входной сдвигатель оказывается подготовленным к записи на него следующей девятки множителя из НМБ только после окончания импульсов сдвига. Учитывая время, необходимое для выработки одиночного импульса серии, равного одному периоду серии, необходимо, чтобы между двумя соседними выборками на сдвигатель было 10 полных периодов серии.

Кроме того, для умножения на число, находящееся в конце рабочей зоны магнитного барабана / например по адресу 4002/ после последнего импульса Б2 также необходимо выработать 9 полных импульсов сдвига А5, причем в

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

может быть исполь-

ульсов серии в такте
- И1,И2,И4,И5;
; 3/. 9 импульсов
тся равным 53.
нения операций этой

дет рассмотрено вы-
аграмма с основными
а на рис. 8.34.
ментов АУ перед нача-
ее: в сумматоре нахо-
разряде знака и пере-
имое, знак его - в
в ячейке "0" НМБ.
ноке выработки импуль-
сигналов А5 четырь-
ждой.
функции:
7-Сп3-38 через усили-
ы выработки импуль-
-31.
том Ум1 клапан
17-У-11 открывает
паны 17-5К-10,
на счетчик заносит-
й код числа "9"/.
двигатель происходит
иночный импульс
тельному сигналу
редним отрицатель-
брасывает регистр
м самым 17-Сп3-29.
Сп3-29, с выхода
льсы сдвига А5.
3-27, формируются
тный вход младшего



Рис. 8.33

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.33

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.33

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.32

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ь уменьшаемого оказывается
Знак уменьшаемого, находящийся в
ейшем использоваться не будет.
гера знака сбрасывается.
ии С50 через клапан 13-К-20 на
"1" по С100 через 13-К-16,
ме того, импульс И2 проходит
нвертируется 16-И-31, проходит
му 16-Сб2-30 и далее:
16-У-05 проходит на 06-Сб7-17,
в 06-К-16 и по каналу сброса
есте с дополнительными разряда-

ную схему 08-Сб5-22 переписыва-
на сумматор через клапаны пря-

16-У-07 поступает на 07-Сб2-18
ывает регистр по заднему фрон-

началом воспроизведения вычи-
ре АУ находится модуль умень-
, а в триггере знака занесена

из НМБ и разворота вычитаемого
так же, как при выполнении опе-
. с той лишь разницей, что знак
нака со входного сдвигателя не
печивается закрытым клапаном

ий через 08-К-12, переписывает
истра на сумматор через клапа-
образом, при наличии цикличес-
го разряда на первый разряд
а / клапан 12-К-04 открыт приз-
олучится разность модулей двух

и может получится как положитель-
е число. Поэтому импульс И5
роизводит перепись знака ре-
а, предварительно сбросив его

по С50 через 13-К-14.

Выработка сигнала ω производится аналогично предыдущим операциям. Сигнал φ всегда равен "0", так как в результате вычитания двух модулей разность их не может быть больше любого из них.

Выполнение операций Ум1 и Ум 2

Выполнение операций умножения в арифметическом устройстве во многом определяет общую временную диаграмму машины. Расстояние между задними фронтами С50 и С120, равное 70 мксек., определяется временем нарастания выходного сигнала на клапанах переписи массовых каналов. Так как при выполнении операции умножения происходит сдвиг содержимого регистра по С50, то сигнал, управляющий переписью, имеет длительность от заднего фронта С50 до заднего фронта С120. Длительность импульсов серии С50 определяется временем нарастания сигналов на выходе клапанов в цепях, управляющих сдвигом сумматора и регистра, и с этой точки зрения должна быть установлена не менее 50 мксек.

Количество импульсов серии в такте машины определяется также операцией умножения. При операции умножения на число, стоящее по полному адресу НМБ, в АУ необходимо выработать 36 импульсов сдвига А5. Выработка импульсов сдвига синхронизируется задним фронтом подготовительных сигналов НМБ Б2 таким образом, что после каждого сигнала Б2 вырабатывается 9 ближайших полных импульсов серии С120. Сдвиг входного сдвигателя происходит по заднему фронту серии С50, поэтому входной сдвигатель оказывается подготовленным к записи на него следующей девятки множителя из НМБ только после окончания импульсов сдвига. Учитывая время, необходимое для выработки одиночного импульса серии, равного одному периоду серии, необходимо, чтобы между двумя соседними выборками на сдвигатель было 10 полных периодов серии. 387

Кроме того, для умножения на число, находящееся в конце рабочей зоны магнитного барабана / например по адресу 4002/ после последнего импульса Б2 также необходимо выработать 9 полных импульсов сдвига А5, причем в

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.33

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.33

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.33

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.34

Ум 1а

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

к первоначально было записано число
коде, то старший разряд счетчика
оса, после просчета счетчиком 9-ти
и этом регистр 17-Рг-24 переброси-
На другой вход этого регистра подана
ближайший отрицательный фронт серии
-Рг-24 в нулевое положение. На еди-
ра 17-Рг-24 возникает положительный
ез 17-Сб3-33 и 17-К-32 перебросит ре-
левое положение, закрывая тем самым
ельно,и выработку импульсов сдвига
нал с регистра 17-Рг-24 проходит че-
-12, 17-У-11 и вновь открывает
запись на счетчик числа "9" допол-
ем, чтобы обеспечить выработку 9-ти
сле прихода второго подготовитель-
.

ются серией С50 в 15-Сп3-09, проходя
тупают на вход 15-Сб2-05 в виде трех-
льсов, затем через усилитель 15-У-04
ое входного сдвигателя.
импульсы сдвига А5 /все,кроме са-
упают на вход 07-Сп3-01, проходят
ормируются серией С50, дифференцируют-
з 07-Сб2-04 и 07-У-03 в виде трехмик-
сов выдаются на шину сброс-сдвиг ре-
держимое регистра каждый раз на один

дного сдвигателя через 14-У-08 связан
-07, на другой вход которого подается

вторяет код множителя. Запись в этот
по серии С50, а сброс - по С120. В
ичном аноде регистра последовательно
все разряды множителя в виде положитель
тельностью 70 мксек.
рвой девятки является разрядом знака
ылается на триггер знака,где склады-
множимого,определяя тем самым знак
ледовательно, и код, по которому должна

происходить перепись множимого с регистра на сумматор. Регистр 13-Рг-04 сбрасывается в начале такта импульсом И1. Поэтому в момент прихода знака множителя открыта схема 13-Сп3-02, и знак множителя, проходя через 13-Сб9-09 и формируясь серией 100, складывается в триггере знака со знаком множимого.

Необходимо отметить, что первый сдвиг в регистре должен быть заблокирован,поскольку идет перепись знака,а не умножение. Для этой цели служит регистр 07-Рг-02, сбрасываемый импульсом И1 в начале такта.

В положение "1" регистр 07-Рг-02 переходит только по заднему фронту первого импульса сдвига А5, и клапан 07-Сп3-01 будет открыт для всех импульсов сдвига,кроме первого.

Таким образом,количество импульсов сдвига, проходящих на сдвиг регистра будет не 36, а 35. Каждый импульс сдвига А5, проходящий через открытую 07-Сп3-01, 07-Сб3-07, формируется С50 в 07-К-06, дифференцируется 07-ДС-05 и через 07-Сб2-04 и 07-У-03 сдвигает содержимое регистра на один разряд вправо.

Задний фронт первого импульса сдвига А5 перебросит также и триггер 13-Рг-04, блокируя канал знака множителя 13-Сп3-03 и открывая канал мантиссы множителя 13-Сп3-02. Второй импульс сдвига произведет сдвиг содержимого входного сдвигателя и содержимого регистра. В том случае, если в старшем числовом разряде множителя стоит "1", сигнал с 14-Рг-07 проходит через 13-Сп3-02, 08-Сб5-15, 08-У-16 и, проходя по каналу прямого или обратного кода в зависимости от положения триггера знака,производит перепись сдвинутого в регистре числа на сумматор точно так же, как во всех предыдущих операциях.

В том случае, если в старшем числовом разряде множителя стоял "0", регистр 14-Рг-07 останется в нулевом положении. Следовательно произойдет только сдвиг регистра без переписи на сумматор. Это означает прибавление к числу, стоящему в сумматоре,множимого, умноженного на нуль.

В дальнейшем процесс умножения проходит аналогично описанному.После того, как произойдет умножение на первые 8 числовых разрядов, процесс умножения прекратится и будет продолжен лишь по приходу следующего одиннадцатого

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

120 после поступления второго
нала Б2, который подается в схему
двига для выработки следующих девя-

са множителя процесс умножения мо-
мпульса И4, поэтому окончательное
ата можно производить только импуль-

перации Ум1 возможен случай пере-
Сигнал переполнения φ =1 вырабаты-
так же, как при операциях Сл1 и Вч1,
ультата, как и при операции Сл1,
гер знака, предварительно сброшенный
и на триггер ω, что соответствует
) при отрицательном результате.
разрядный результат должен быть
зрядного. Округление положительного
сбросом дополнительных 6-ти разрядов
цели импульс И5 проходит через
и сбрасывает 6 дополнительных разря-
ложение 000 000. В том случае, если
ополнительного сумматора находилась
са через клапан 12-К-12 добавит 1 в
вного сумматора. В том случае, если
ополнительного сумматора -"0", им-
озникает.
ного результата процесс округления
ю единицы из первого разряда сумма-
импульс И4 по С50 через 07-К-14
в нулевое положение. Кроме того,
олнительного сумматора стоит в нуле-
льс И4, проходя через 04-Сп4-02 и
т содержимое регистра на сумматор
ного кода. Поскольку регистр сброшен,
се разряды, кроме 6-го разряда допол-
а, будут занесены единицы.
яду дополнительного сумматора в этом
импульсом с выхода 04-Сп4-02 через
11-К-02. Импульс И5 через 04-Сп3-04

и 04-У-03 сбрасывает 6 дополнительных разрядов в положение 111 111, что соответствует записи в дополнительный сумматор 0 в обратном коде.

Разница между операциями Ум2 и Ум1 заключается в том, что множимое при операции Ум2 стоит не в регистре, как при Ум1, а в сумматоре. Кроме того, результат умножения записывается в очищенный сумматор, поэтому знак результата Ум2 всегда будет совпадать со знаком произведения, полученным в триггере знака после первого импульса сдвига А5. При операции Ум2 производится перемножение двух чисел, по модулю меньших 1, следовательно, случай переполнения невозможен.

Импульс И1 при этой операции выполняет следующие функции: 1. проходит через 07-К-16 и по серии С50 сбрасывает регистр; 2. подается на входы 08-Сп3-05 и 08-Сп3-06. Если в триггере знака стоит ноль, что соответствует положительному числу в сумматоре, 08-Сп3-06 окажется открытой высоким уровнем сигнала А1, следовательно, импульс И1 открывает клапаны прямого кода переписи с сумматора на регистр и по С120 содержимое сумматора переписывается на регистр в прямом коде.
Если в триггере знака стоит "1", то открыта 08-Сп3-05, и импульс И1 открывает клапаны обратного кода переписи содержимого сумматора на регистр.

Импульс И2, проходя через 06-К-20, сбрасывает по С50 содержимое сумматора.

Дальнейший процесс умножения и округления при Ум2 ничем не отличается от Ум1 с той лишь разницей, что случай переполнения при Ум2 отсутствует, и сигнал φ всегда равен нулю.

Выполнение операции Дл

Функциональная схема для выполнения этой операции изображена на рис. 8.35.

Выполнение этой операции осуществляется в 4 такта работы машины. В каждом такте деления устройством управления выдается отдельный сигнал операции.

В соответствии с номером такта эти сигналы называются Дл1, Дл2, Дл3 и Дл4.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ежения с основ-
риведены на
нно.
ия (Дл1) Сброс
ка, регистра,
, счетчика схемы
ггером "К" про-
е рассмотренных

е сигнала φ.
яда сумматора
пан прямого кода

борка делителя
рается на триггер

мо проверить,
я, так как в про-
диницы. Для этой
если разность ока-
то и будет ука-
ИЗ проходит че-
6-04 и с выхода
5-К-01 и 05-К-05.
льс ИЗ проходит
содержимое ре-
ого кода. Если
оходя через
жимое регистра

переписывает со-
триггер φ через
р φ между импуль-
рованный прямой
кодом знака раз-
мена знака, триг-
е смены знака не
1, что соответ-



Рис. 9.35

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис 3.35

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.36

Дл1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

чисел протекает несколько
го деления. В этом случае, после
ого в сумматоре получается
111.111, соответствующая чис-
о схемы анализа сумматора на
7-32, 17-С62-53 ставит в еди-
К ", которое сохраняется
и определяет некоторые доба-
ром ч , выполняемые в случае

должны сохраниться до окон-
этому сброс этих триггеров
ми признаками Дл2, Дл3 и Дл4.
г деления (Дл 2) В блоке
во втором такте деления необ-
ьсов сдвига. Для этого, им-
7-У-05 открывает 17-3К-04. При
:и комбинации 011100. Импульс
кивает 17-Рт-31, открывая вен-
после 36-го сигнала А5 импульс
17-Рт-24, сбрасывает 17-Рт-31,
импульсов сдвига.
жен произвести сдвиг содержи-
работать очередной разряд час-
ие из содержимого сумматора со-
го сдвига, который происходит
ись содержимого регистра в су-
(фронтом С120. Таким образом,
і отрезок времени от заднего

овании в 37-м разрядном сумматоре
период следования импульсов
ва по сравнению с периодом ра-
мксек. Счетчик 05-Сч-15 при пе-
сдвигающих импульсов /сигнал
сн 380 мксек., длительность им-
ауза одинаков и равен 190 мксек.
ика 05-Сч-15 в начале такта ка-
мпульсом сброса с усилителя

Рис. 8.37

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

проходит через 06-К-08 и
ией С50 и сдвигает на один раз-
, дополнительные разряды сумма-

ходя через 05-К-06, с выхода
оды 05-К-01 и 05-К-05, далее в
я знакового разряда сумматора
08-С05-25, либо через 08-С05-22
одит перепись содержимого регист-
тапаны обратного кода, во втором
.прямого кода.
ummатора происходит выработка и
да частного в регистр частного.
анализируется совпадение знака
нака и знакового разряда сумматор
08. В случае совпадения на машин
бго заносится единица через
В случае несовпадения записи в
роисходит, так как 05-Сп4-07 и

что при реализуемой в схеме логи
д частного всегда будет знаковы
после первого импульса сдвига зна
ора остается в том положении, кот
ычитания делителя из делимого в
только после второго импульса сдв
будет занесен старший числовой ра

езультате второго такта деления ир
й разряд и первые 17 разрядов част
кт деления заканчивается.
Третий такт деления (Дл3) треть
одит точно так же, как и второй та
атываются импульсы сдвига, происход
с регистра на сумматор и заносятс
ядов частного на регистр частного
анчивается весь процесс деления, и
олучается полный 36-ти разрядный



Рис. 8.38

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

деления производится импуль-
ка. 05-С64-12 и 05-К-13 по об-
му закону, но без предвари-
регистре частного и исполни-
а. Окончательное округление
4 такте деления.
их чисел, когда триггер "К"
ожении, происходит прибавление
Деления на положительное число
проходит через 01-Сп4-22,
прибавляет единицу в триггер ψ
такт деления (Дл 4)
ак и в первом такте, сбрасывает
мощью импульсов И1 и И2 точно
етьем тактах деления, вырабо-
та А5, необходимых для сдвига
го сумматора и регистра част-
ели импульсы сдвига через
ованные задним фронтом серии
умматор. При этом знак частного
ого сумматора попадает в раз-
а. Чтобы занести знак частного
тора импульс И3 через 09-Сп3-06
переписывает содержимое разря-
й разряд сумматора, который
ся импульсом И3 по С50 через
, 09-С62-05.
ме с плавающей запятой, когда
их чисел возможно переполнение
ющей нормализацией частного,
решисывается на знаковый разряд
и 09-С63-10 импульсом И4 по

перепись ошибки не вносит,
жен быть "0".
сел происходит запись "1" в
через 01-Сп3-26, 01-С62-25 и
находился в единичном состоя-
осто подтверждает его положение
как и при выполнении операции

Рис. 8.39

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.41

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

а сумматор
С120 в зави-
бразрм, ре-
умматор в

Сл2, выраба-
если число в
Фз стало отри-
ки Фз всегда

ерации Сд
а с основны-
на на рисун-

у перед на-
умматоре -
ах знака и
вига; в ре-
тере знака-
посылается

к же как и

ига, количест-
ся в сумма-
анты сдвига
льсов сдвига;

триггер "К",
анта сдвига
7 и 17-У-08
а перепись-
ашаны обрат-
оре - отрица-
аны прямого



Рис 3.11

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис 3.4

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис 8.12

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.43

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

онстанты сдвига, переписанной в
ратном коде, в дополнительный код
ика импульсом И2 через 17-К-23 по
а.

а из знакового разряда сумматора
7-К-53 в прямом коде на триггер
А7 в первом случае, или А7-во
конца операции и определяет путь
вига.

ации сдвига используется регистр
м И1 переписывается знак сдвигае-
знака через 09-Сп3-18,09-Сб2-21,

константа сдвига равна нулю,число
ся. Схема выработки импульсов
ть ни одного сигнала А5. В этом
а со старшего разряда счетчика
ри добавлении 1 в младший разряд,
оторый вновь сбросится задним
ванный на единичном аноде 17-Рг-24
бросит в нулевое положение
самым 17-Сп3-29 до окончания

наях в счетчике будет зафиксирова-
дополнительном коде,которая также,
, определяет количество выработай-

сбрасывает сумматор через 06-К-20,
содержимое регистра в сумматор через
Импульс И2 проходит также через
т знак сдвигаемого числа из тригге-
еполнения сумматора через 09-Сп3-16,
аким образом,сдвигаемое число будет
коде на регистре со знаком в ре-
маторе со знаком в разряде перепол-

регистра и содержимого сумматора

но.
И2, прошедшего через клапан

17-К-30, перебрасывает 17-Рг-31, открывая тем самым 17-Сп3-29, а следовательно, и выработку сигналов А5. После выработки нужного количества импульсов сдвига схема блокируется сигналом, сформированным на единичном аноде 17-Рг-24, который через 17-Сб3-33 и 17-К-32 возвращает в исходное состояние регистр 17-Рг-31, блокируя тем самым дальнейшую выработку импульсов сдвига.
Каждый импульс сдвига А5 проходит через открытый 07-К-08 и по каналу сдвига сдвигает содержимое регистра на один разряд вправо /момент сдвига определяется задним фронтом С50/. Одновременно с этим, импульс сдвига проходит через 08-К-14 и далее по каналу сдвига сдвигает содержимое сумматора влево /момент сдвига также определяется задним фронтом серии С50 /.

По окончании процесса сдвига в случае положительной константы сдвига должен быть использован результат в сумматоре с последующим преобразованием кода в зависимости от полученного знака в разряде переполнения, в случае отрицательной константы результат в регистре, причем роль знака в этом случае играет регистр знака.
В первом случае /триггер " К " в положении "0"/ импульсом И4 сбрасывается регистр через 07-Сп3-17 и триггер знака через 13-К-13 по С50,а по С120 содержимое сумматора переписывается на регистр через клапаны прямого кода /импульс И4 проходит через 08-Сп3-07/ ; содержимое разряда переполнения сумматора переписывается в триггер знака через 13-Сп4-17.
Во втором случае /триггер " К " в положении "1"/ импульсом И4 по С50 сбрасывается триггер знака через 13-К-13, а по С100 в триггер знака переписывается содержимое регистра знака через 13-Сп4-19.
Таким образом, перед импульсом И5 результат операции окажется записанным в регистре, а его знак - в триггере знака. Импульс И5 проходит через открытый клапан 06-К-22 и по С50 сбрасывает сумматор, проходит через 08-К-13 и переписывает содержимое регистра на сумматор с преобразованием кода в зависимости от триггера знака. Кроме того, импульс И5 вырабатывает сигнал $\omega=1$ в том случае,если в результате сдвига во всех разрядах регистра оказались нули. В этом случае на выходе схемы анализа регист-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

вень, который
ез 01-Сп3-16,
асывает трип-

раций этой
иаграмма с
иведена на

правилам по-
ередного до-
едставленных
ходящееся в
разовано в

очно так же,
ерез откры-
50 сбрасыва-
апаны
а в триггере
05 и перепи-
клапаны об-
перепись

06-К-20,
е того, им-
ет содержи-

вается знак
азом, в кон-
ывается за-
в разряде

и Ум2, рабо-
тавляется за-
ит входно-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

вень, который
ез 01-Сп3-16,
сбрасывает трип-

ерации этой
диаграмма с
изведена на

правилам по-
рядного до-
ставленных
одящееся в
разовано в

очно так же,
ерев откры-
50 сбраснва-
апаны
а в триггере
05 и перепи-
клапаны об-
перепись

06-К-20,
е того, им-
ет содержи-

вается знак
азом, в кон-
зывается за-
в разряде

и Ум2, рабо-
тавляется за-
риг входно-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.45

Вд

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

прямом коде. Поэтому для общности он должен быть преобразован в обратный код. Импульс И3 через 07-К-13 по С50 сбрасывает регистр. Импульс И4 через 13-К-13 по С50 сбрасывает триггер знака. Кроме того, импульс И4 проходит через 08-Сп3-07 и по С120 переписывает содержимое сумматора на регистр через клапаны прямого кода. Одновременно содержимое разряда переполнения переписывается в триггер знака через 13-Сп4-17.

Импульс И5 заканчивает операцию, сбрасывая сумматор через 06-К-22 и переписывая содержимое регистра на сумматор с преобразованием кода в зависимости от знака в триггере знака и вырабатывает сигнал ω.

Сигнал $\omega=1$ при выполнении операции Вд вырабатывается в том случае, если результат операции равен нулю. При этом сигналов на выходе блока 02 не было, и регистр 01-Рг-15 остался в нулевом положении. В этом случае импульс И5 проходит через 01-Сп3-11 и по С120 заносит "1" в триггер ω. В противном случае на выходе блока 02 возникает сигнал, который перебросит 01-Рг-15 и закроет 01-Сп3-11. В этом случае триггер ω останется в нулевом положении.

Сигнал φ при выполнении этой операции всегда равен 0.

Выполнение операции Фр аналогично операции Вд, только закон поразрядного логического умножения заменяется законом поразрядного логического сложения.

В случае совпадения единичных положений регистров 02-Рг-01 и 14-Рг-07 высокий уровень возникает на выходе 01-Сп3-03. В случае состояний регистров 01 высокий уровень возникает на выходе 02-Сп3-05. В случае состояний 10 - на выходе 02-Сп3-07. Сигналы с выходов 01-Сп3-03, 01-Сп3-05 и 01-Сп3-07 через собирательную схему 01-Сб3-06 поступают на вход первого разряда сумматора, а также перебрасывают 01-Рг-15.

Выработка сигнала ω и окончательное формирование результата операции Фр осуществляется так же, как при выполнении операции Вд.

Выполнение операции Ср аналогично операции Вд с той лишь разницей, что "1" в результате вырабатывается при несовпадении соответствующих разрядов. Сигналы в этом случае вырабатываются либо на выходе 02-Сп3-07, либо

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



					Схема функциональная устройства арифметического	ФГ2009000Э.ФФ01	
Изм.	Кол.уч.	Лист	№ док.	Подп.	Дата	Литера	Лист	Листов
Составил	Иванов					Р	1.	1.
Проверил	Иванов							
Нач.отд.	Иванов							
Н.контр.	Иванов							
Утвердил								
					Выполнение операций Нр., Пб.	Предприятие п/я в/б. Г. Пенза		

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.46

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.46

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.46

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.47

Нр1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ормализации число,
ов при сдвиге вправо,
– может быть любым от

ряды знака и переполне-
положениях, одна из
ез 17-Сб3-49 открывает
ез 17-К-50, 17-Сб2-53
ребрасывает триггер К
возникает сигнал А7 на
-52.
не перебрасывается, и
52 держится сигнал $\overline{А7}$.
нализуемое число из сум-
преобразованием в пря-
поступает на входы
сти от знака нормали-
оходит через одну из
ы прямого, либо клапаны
ого сумматора на регистр.
р знака заносится еди-
09-К-10, т.к. в случае
разряде регистра долж-

и Нр будет определять-

К /нормализация
с сдвигаться в сумма-
сло используется только

ятой 35-го разряда сум-
с 10-У-34/ и триггера
е 17-Сб2-44 сигнал от-
ь 17-У-40 открыт клапан
л с выхода 17-Сп3-39
, и импульс И2 через
сывает регистр 17-Рг-31,
льсов сдвига А5.
через 06-К-14 и форми-

руясь по С50, сдвигает содержимое сумматора влево. Как только произойдет несовпадение 35-го разряда сумматора и триггера знака, на выходе 17-Сб2-44 возникает сигнал, закрывающий через 17-У-40 схему 17-Сп3-39 и открывающий 17-К-36.

Импульс А5, по С50 которого произошло несовпадение, проходит через 17-К-36, 17-Сб3-33, 17-К-32 и по заднему фронту возвращает 17-Рг-31 в свое исходное состояние, прекращая дальнейшую выработку импульсов сдвига.

Если же перед нормализацией содержимое 35-го разряда сумматора не совпало с триггером знака /т.е. число в сумматоре уже в нормальной форме/, то выработка импульсов сдвига блокируется сигналом с выхода 17-Сб2-44, который через 17-У-40 закрыт 17-Сп3-39. В этом случае сдвига сумматора не производится, и содержимое его не изменяется.

В первом такте нормализации открыт циклический перенос со знакового разряда сумматора на 1-й разряд основного сумматора /клапан 12-К-10 открыт сигналом операции Нр1/. Перенос между 6-и разрядом дополнительного сумматора и первым разрядом основного сумматора закрыт, т.к. на клапан 12-К-12 подан инвертированный сигнал первого такта Нр1.

В том случае, если нормализуемое число имело нули во всех разрядах, то выработка импульсов сдвига не блокируется. По сдвиговой шине сумматора идут импульсы сдвига, которые, однако, не меняют его состояния. Но для того, чтобы сбросить константу нормализации, которая зафиксируется в счетчике 17-6Сч-25, производится анализ нормализуемого числа на нуль. В этом случае вырабатывается сигнал $\omega=1$. Если во всех разрядах регистра стоят нули /нормализуемое число было послано туда импульсом И1/, то на выходе 10-Сп35-20 возникает сигнал, который вырабатывает сигнал $\omega=1$ точно так же, как при операции Сд и Пр.

При единичном положении триггера К /нормализация вправо на один разряд/. Схема выработки импульсов сдвига сигналов А5 не вырабатывает, т.к. 17-Сп3-39 закрыт отсутствием сигнала А7. Импульс И3, проходя через клапан 07-Сп3-10, по каналу сдвига сдвигает содержимое регистра вправо на один разряд, при этом единица, записанная

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

игается в 35-й разряд

8 сбрасывает содержимое
пульс И4 подается на
, проходя которые в
ого числа в триггере
егистра на сумматор че-
о кода.
батывается, т.к. норма-
единице.
а нормализации в обоих
олучается в сумматоре
ггере знака. Причем, в
работки импульсов сдви-
число прошедших им-
сигнал $\omega = 1$, если
0. В случае $K = 1$
кимое счетчика 17-6Сч-25

зации /Нр2/. Во втором
сходит перепись норма-
ерез выходной регистр
атора на выходной ре-
по 9 разрядов в каждой
ываться всегда в прямом
выходной регистр произ-
ой код. Роль знака при
инения, который при пе-
в 0-й разряд выходного

писывается через клапа-
торые управляются зна-
знака.
сумматора на выходной
приходящими из НМБ на
-12, и 03-У-13. Так сиг-
т перепись знака числа
я /через клапан
разрядов мантиссы через
а через 10-8Сп3-02 или



Рис. 8.48

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

0-9Сб8-06
кают соответ-
ование сиг-
ся задним
09 и 03-Пк-08.
вается пе-
У-09 через
нал Б4 че-
9Сп8-03 или
реписывает-
д.
содержимое
-04 или
переписыва-
рез
ждый раз

имматора в
записать
ованный
сброс счет-
гера К ,
онца опера-
ный в
17-Сп3-38.
бходимо
отанный в
рывает
ала Нр2.
ерждается.
ывает со-
о в счет-
зации.
вправо им-
адший раз-

ного чис-
06-К-19



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 3.4?

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

и триггер знака через 13-К-13. Одновременно импульс И4 проходит через 14-К-17, 14-У-16 и открывает 14-6К-15. При этом содержимое счетчика схемы выработки импульсов сдвига 17-6Сч-25 по С120 переписывается в разряды с 19 по 24 регистра. Кроме того, содержимое триггера "К" переписывается обратным кодом в триггер знака через 13-Сп3-18.

Импульс И5 через 08-К-13 заканчивает операцию, переписывая константу нормализации из регистра в сумматор с преобразованием кода в зависимости от ее знака, находящегося в триггере знака.

При выполнении операции Пб импульс И1 точно также, как и во всех ранее разобранных операциях, сбрасывает триггер ω и триггер φ

Процесс переписи содержимого сумматора в НМБ через выходной регистр совершенно аналогичен процессу, только что рассмотренному при описании выполнения второго такта операции Нр.

Помимо этого, при выполнении операции Пб вырабатывается сигнал $\omega=1$, в том случае, если посланное в НМБ число отрицательное. Выработка сигнала ω производится так же, как при выполнении операций Сл1, Сл2, Вч1 и др.

При выполнении операции Пб содержимое сумматора и триггера знака не меняется и поэтому может быть использовано в дальнейшей программе.

Работа с клавишного устройства пульта управления и выполнение групповых операций переписи

Функциональная схема для выполнения операций этой группы изображена на рис. 8.49.

Работа с клавишного устройства пульта управления машиной заключается в том, что на сумматор заносится число, набранное на клавиатуре пульта управления. Число записывается в сумматор по общим правилам, т.е. в обратном коде.

После нажатия клавиши исполнения /КИ/ на пульте управления устройством управления вырабатываются сигналы У1, У2, У3. Сигнал У1 осуществляет сброс через 07-Сб6-12 ре-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...7-17 сумматора, через 13-Сб5-11...

...усилитель 14-У-14 открывает клапаны ...том набранное на клавиатуре число про... ...БК-10, формируется С120 и записывается ...числа записывается в триггер знака че... ...игнал У3 через 08-Сб5-15 переписывает ...ра на сумматор через клапаны прямого ...а в зависимости от знака числа, находя... ...знака. При переписи содержимого ре... ...р через клапаны обратного кода в раз... ...олнения сумматора, так же, как и в 6 ...рядов сумматора, пишутся единицы. ...вых операций АУ является буферным ка... ...ройств, работа которых между собою не... При этом управление разворотом на ре... ...ого устройства производится сигналами ...оторый выдает информацию; управление ...ого сумматора на выходной регистр ...лами накопителя, принимающего эту ин...

...для переписи одного числа, определяет... ...ботающим с меньшей скоростью, т.е. ли... ...В режиме групповой операции НПЛ или ...ерию синхронизирующих импульсов СЛ. ...свидетельствует об окончании считыва... ...ого числа и начале считывания или за... Поэтому по сигналу СЛ необходимо ...т.к. предыдущее число в приемный на... ...исалось, последующее число - перепи... ...сумматор и очистить регистр для при...

...ночного импульса при групповых операциях аналогична работе схемы выработки одиночного импульса при развороте с НМБ на регистр АУ / см. операцию Сл1/. При этом на выходе схемы /на нулевом аноде 16-Рг-08/ возникает первый ближайший к заднему фронту сигнала СЛ импульс С120, но обратный по фазе.

Выработанный одиночный сигнал, проходя через 16-У-05, сбросит сумматор по С50 через 06-Сб7-17 и перепишет содержимое регистра на сумматор через 08-Сб5-22, всегда только через клапаны прямого кода.

При групповых операциях знак принимается всегда на регистр знака и переписывается в сумматор переполнения через 09-Сп3-15, открытую при групповых операциях. Выработанный по сигналу СЛ одиночный импульс серии С120 сбрасывает задним фронтом регистр через 16-ДС-06, 16-У-07 и 07-Сб2-18.

Процесс переписи содержимого регистра на сумматор, сброс регистра и сумматора идентичен для всех групповых операций переписи.

Запись на НМЛ, а также воспроизведение с НМЛ и НПЛ происходит непрерывно. Запись и воспроизведение на НМБ происходит с паузами, величина которых зависит от временного расположения синхронизирующей серии СЛ и рабочих зон НМБ, поэтому величина пауз все время разная.

Сигналы Б1 и Б2, от которых вырабатываются сигналы переписи на входной регистр, сигналы Б3, Б4, Б5, Б6, Б7 и одиночный сигнал С120 для управления разворотом числа на регистр вырабатываются в НМБ непрерывно, но числовой материал выдается из НМБ на входной сдвигатель или переписывается из сумматора в НМБ только по первым четырем подготовительным сигналам после прихода каждого импульса СЛ. Дальнейшая запись или чтение информации из НМБ блокируется соответственно сигналами разрешения записи У7 или разрешения чтения У6, вырабатываемыми устройством управления /см. общий ход выполнения групповой операции в главе 13/.

Следует отметить, что первый подготовительный сигнал Б1 после прихода СЛ переписывает не обязательно старшую девятку. Если, например, ближайший после СЛ сигнал Б1 будет соответствовать третьей зоне НМБ, то на регистр АУ

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

будет переписываться третья деся
÷ 18 разряды/, затем четвертая
первая и вторая группы
ии на регистр, перепись содер-ия
тор и перепись содержимого сум-а
гистр в НМБ или НМЛ производится
м коде. Для этой цели триггер
брошенном состоянии сигналом
риходящим на 13-Сб5-11.
олько характерные для АУ особен-
операции.
олнении этой операции произво-
и из НМЛ в НМБ. Управление раз-
м случае производится НМЛ, и
сывается через собирательную
рующие клапаны 10-35К-22.
я через 09-Сб2-24 и 09-Сп3-23

олнении этой операции произво-
ии с НМЛ на НМБ. Управление раз-
я этой операции осуществляется
ами М3, вырабатываемыми в НМЛ.
нала С120 для разворота на ре-
аднему фронту сигнала М3, про-
ткрытый признаком М2.
акрыт инвертированным сигналом
у выработки одиночного импуль-

олнении этой операции произво-
с НМБ на НМЛ. Разворот инфор-
ится обычным порядком с той
производится по первым четы-
хронизирующего импульса СЛ
выше. Перепись на выходной
же сигналами Б3,Б4,Б5,Б6,Б7,
олнении этой операции синхро-
рабатываемой НМЛ.
умматора на печатающее устрой-
с преобразованием в прямой код.
переполнения переписывается

на регистр печатающего устройства всегда в прямом коде через клапан 10-К-33. Мантисса из сумматора переписывается либо через клапаны прямого кода 10-35К-28 и 10-35Сб2-27, либо через клапаны обратного кода 10-35К-29 и 10-35Сб2-27. Управление клапанами прямого и обратного кодов производится триггером знака через инверторы 08-И-30 и 08-И-29 соответственно.

8.6 ПРИНЦИПИАЛЬНО-МОНТАЖНЫЕ СХЕМЫ БЛОКОВ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

В качестве ламповых схем в арифметическом устройстве применяются типовые ячейки Т-1,Т-2,2И-1,2И-3,2И-5,И-1, И-2,Ф-3,Ф-5,Ф-6. В АУ применяются безламповые диодные схемы, входящие в типовые безламповые ячейки Сх-101, Сх-102, Сх-103, Сх-104, Сх-105, Сх-106, и нетиповые безламповые четырехразъемные ячейки Сх-107, Сх-108, Сх-109, Сх-110, Сх-111, Сх-112, Сх-113. Помимо этого, часть схем смонтирована наружным монтажом на ответной части машины.

Несмотря на большое количество диодных схем, все они аналогичны между собою. Наличием сигнала в схемах АУ, как правило, считается высокий уровень напряжения, отсутствием сигнала -низкий уровень напряжения.

Большое количество схем совпадения в АУ объясняется большим количеством операций, в выполнении которых принимают участие блоки АУ. Поэтому основная часть схем совпадения, как правило, управляется либо отдельным сигналом операции, либо объединенным сигналом сразу нескольких операций, при которых данная схема работает одинаково.

Сигналы каждой операции подаются в АУ непосредственно с дешифратора команд устройства управления. Объединенные сигналы операций вырабатываются в блоке 18 АУ /ячейка Сх-112/ по принципу объединения сигналов отдельных операций в собирательных схемах. Объединенные сигналы операций также, как сигналы одиночных операций, разводятся по АУ с помощью магистралей. В местах использования сигналов операций на принципиально-монтажных схемах блоков АУ приводится адрес магистрали, на которой возбуждается данный сигнал. Соединения между магистралями и отдельными схемами выполнено всегда жгутом для об-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

хотя в некоторых слу-
и в цепи данного сиг-

ходящих в АУ из дру-
овных сигналов, выра-
,A4,$\overline{A4}$,A5,A6,A7 и $\overline{A7}$,
ний уровень 60в. Верх-
я только с одной сто-
. Одностороннее огра-
бъясняется спецификой
.

в арифметическом
я принцип формирова-
ли отдельными импуль-
необходимо после со-
рицательного фронта
тывание триггерных
перепада напряжения,
с хорошим фронтом.
енности схем АУ, так
ламповых элементов и
собирательных схем

ов ω и φ (01)

лока приведена на
триггеры ω и φ,
к Т-1, схему управле-
схему занесения на
риггер φ.
я по нулевому входу
клапана 03. Клапан
в ячейке Сх-113. На
III-11 подается объе-
рых необходимо произ-
становке машины триггер
нсатор 68 пф между вы-
поставлен для умень-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

шения сигнала, который может быть слишком велик для обеспечения надежного срабатывания триггера /см.описание работы ячеек типа Т-1 в главе 5/.

Сброс триггера φ производится также по нулевому входу задним фронтом сигнала И1 с выхода клапана 06. Сброс триггера φ блокируется при остановке машины /низкий уровень сигнала пуска У4 на входе Ш-04/, при выполнении второго, третьего и четвертого тактов деления/ низкие уровни инвертированных сигналов операций на входах Ш-05 и Ш-06/, а также во втором режиме печати программы /низкий уровень сигнала на клемме 1-228-14/.

Схема занесения на триггер ω построена по типу смешанной схемы из собирательных схем и схем совпадения с последующим формированием заносящего сигнала по С120 и смонтирована в ячейке Сх-108. Занесение на триггер производится по единичному входу.

При выполнении операций Сл1, Сл2, Вч1, Вч2, Ум1, Ум2, Дл4, Пб, См, Фв, ПсК сигнал $\omega=1$ вырабатывается в случае отрицательного результата операции. В этом случае, на вход Ш-11 поступает высокий уровень объединенного сигнала операций; на вход 1У-03-высокий уровень сигнала А2 в случае отрицательного результата и на вход Ш-07 - импульс И5. Выходной сигнал И5 проходит через собирательную схему и, формируясь серией С120, перебрасывает триггер ω в единичное положение.

При выполнении логических операций Ср, Вд и Фр сигнал $\omega=1$ вырабатывается при равенстве нулю результата операции. Триггер 15 запускается по единичному входу от первой единицы, поступающей с выхода схемы Ср, Вд, Фр. Все последующие единицы поддерживают единичное положение триггера 15. Если же в результате логической операции во всех разрядах сумматора окажутся нули, то сигналов на единичный вход триггера 15 не поступит, и он останется в нулевом состоянии, в которое был поставлен импульсом И2 по нулевому входу. Сигналы с выходов триггера 15 управляют выработкой сигнала ω при выполнении логических операций. Так, при выполнении операции Ср $\omega=1$ при единичном положении триггера; при выполнении операции Вд и Фр $\omega=1$ при нулевом положении триггера.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

т либо клапан 10, либо кла-

р1 и Пр схема выработки сиг-
Схема анализа содержимого
выдает незначительный пе-
2/95в/. Поэтому для увели-
клапан 16 выполнен так,
ации Сд, Нр1, Нр на вход Ш-10
инвертор 2И-3, сохраняющий
соединен с собирательной
ω через двухкаскадный уси-
выполнен с емкостным вхо-
ой каскад - с гальваническим
еброс триггера ω в этом
заднему фронту сигнала И5,

водится по двум входам: еди-
анодному.
тся перепись содержимого
через клапан 26. Сигнал А7
К / подается на вход
ожения триггера К и вы-
на выход клапана 26 прохо-
ируясь после собирательной
единичному входу триггера

Вч1, Ум1 сигнал φ=1 выра-
состояний разрядов знака
ения /сигналы А3 и А3 /
кий уровень напряжения по
де клапанов 17 или 18, ко-
льную схему и по заднему
ггер φ.
му входу производится толь-
ления. Причем в первом так-
перепись содержимого сум-
Сначала переписывается знак
лапан 20 в прямом коде, за-
й разности импульсом И5 че-
е. Если в процессе вычита-



Примечание: Регистр Т1 (5-133) и инвертор 2И-3 (5-123) относятся к блоку разворота на регистр №14.

Рис. 8.51

Главный конструктор машины „Урал"
(Рамеев) 25.7.57г. Т. Рамеев Б.И.Т.

(Невский) 23.7.57г.

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ния в первом такте деления знак изменяется,то в результате триггер φ всегда окажется в положении 0 /так как 0 + 0 = 0 и 1+1=0/. В противном случае единица переписывается через один из клапанов / так как 0+1=1 и 1+0=0 /, и триггер φ остается в положении 1. Сигнал записи по анодному входу также формируется серией С120. Случай деления равных чисел несколько отличен от остальных случаев деления. В первую очередь,это отличие сказывается в работе триггера φ в третьем такте деления. В этом случае на триггер φ переписывается содержимое триггера К по анодному входу через схему совпадения 22. Прибавление единицы к содержимому триггера φ в этом случае происходит по импульсу И5 при делении на положительное число, т.е. знак делителя в триггере знака -положительный, что соответствует высокому напряжению на шине $\bar{A}1$, подключенной ко входу Ш-05.
Схема управления записью на триггер φ смонтирована в ячейке Сх-113.

Блок сравнения, выделения, формирования (02)

Принципиально-монтажная схема блока приведена на рис. 8.51.

Триггеры Т-1 01 и 07 по единичным входам запускаются импульсами переноса, которые возникают соответственно при сдвиге сумматора в разряде переполнения и при сдвиге входного сдвигателя -в старшем 9-м разряде. Возвращение триггеров в исходное состояние производится по нулевым входам задним фронтом серии С120. Сформированные на триггерах сигналы поступают в схему выработки результата операций Ср,Вд,Фр.

При выполнении операции выделения части числа высокий уровень сигнала Вд открывает схему 03. Сигнал на выходе схемы возможен в этом случае только при наличии высоких уровней напряжений на входах 1У-04 и 1У-08, т.е. единичного состояния обоих триггеров 01 и 07.

При выполнении операции формирования высокий уровень сигнала Фр поступает на схемы 03,05 и 08. Если триггеры 01 и 07 находятся в данный момент в положении 11, то высокий уровень напряжения возникает на выходе схемы 03;

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ния в первом такте деления знак изменяется, то в результате триггер φ всегда окажется в положении 0 /так как 0 + 0 = 0 и 1+1=0/. В противном случае единица переписывается через один из клапанов / так как 0+1=1 и 1+0=0 /, и триггер φ остается в положении 1. Сигнал записи по анодному входу также формируется серией С120. Случай деления равных чисел несколько отличен от остальных случаев деления. В первую очередь, это отличие сказывается в работе триггера φ в третьем такте деления. В этом случае на триггер φ переписывается содержимое триггера К по анодному входу через схему совпадения 22. Прибавление единицы к содержимому триггера φ в этом случае происходит по импульсу И5 при делении на положительное число, т.е. знак делителя в триггере знака -положительный, что соответствует высокому напряжению на шине $\overline{А1}$, подключенной ко входу Ш-05. Схема управления записью на триггер φ смонтирована в ячейке Сх-113.

Блок сравнения, выделения, формирования (02)

Принципиально-монтажная схема блока приведена на рис. 8.51.

Триггеры Т-1 01 и 07 по единичным входам запускаются импульсами переноса, которые возникают соответственно при сдвиге сумматора в разряде переполнения и при сдвиге входного сдвигателя -в старшем 9-м разряде. Возвращение триггеров в исходное состояние производится по нулевым входам задним фронтом серии С120. Сформированные на триггерах сигналы поступают в схему выработки результата операций Ср, Вд, Фр.

При выполнении операции выделения части числа высокий уровень сигнала Вд открывает схему 03. Сигнал на выходе схемы возможен в этом случае только при наличии высоких уровней напряжений на входах 1У-04 и 1У-08, т.е. единичного состояния обоих триггеров 01 и 07.

При выполнении операции формирования высокий уровень сигнала Фр поступает на схемы 03, 05 и 08. Если триггеры 01 и 07 находятся в данный момент в положении 11, то высокий уровень напряжения возникает на выходе схемы 03;

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

е схемы 05;,при положении 10.
ожении 00 - на всех выходах

й сравнения высоким уровнем
5 и 08. В этом случае происхо-
ших разрядов,и выходной сигна
ления их. При единичном полож
триггера 07 высокий уровень
коде схемы 08. При нулевом по-
ичном положении триггера 07
возникает на выходе схемы 03.
триггеров 01 и 07 на выходах
овни напряжения.
одные сигналы проходят через
апанируются сигналом А5, пода-
граются с сигналами занесения
сумматора, одновременно фор-
ьнейшем сигналы проходят через
ла 2И-1 или 2И-3 и направляют-
да сумматора, а также в схему
01/.
триггера 07 через инвертор
3 для управления перепись
умматор при выполнении опера-

блока 02 смонтирована в 4-х

регистра (03)

схема блока приведена на

разрядов выходного регистра
ненных общей сбросовой шиной
ыходного регистра, схему фор-
рующие клапаны и усилители,
И-2, выдающие разрешающие
Б6.
мматора на выходной регистр

64



Рис. 8.52

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0
Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ли, расположенные в верхней
али соединяются непосредстве
входом соответствующего ра
мимо этого, на вход каждого
ивление 910 ком., расположен
ы, служащее для уменьшения
ллельно соединенных германие
вают формирование сигнала
по заднему фронту формирую

з НМБ, проходит через трех
вый каскад-инвертор 2И-1
д -инвертор И-1 на лампе
д-инвертор 2И-5 на лампе
го фронта формирующего сиг
на вход выходного каскада
несколько затягивающий зад
. Применение в качестве вн
а лампе 6Н5С вызвано необхо
го фронта формирующего сигна
еть от кода чисел, приходя

Б7 дифференцируется с помощь
ого сопротивления инвертора
сле дифференцирования /перед
инвертор 06 сбрасывает вы
е сброса. Нормальный уровень
ра 06- высокий.
реле РСМ поступает на 10,11
ких клапанов /тип Сх-106/ и
соединяется со счетным се
да выходного регистра.
дки НМБ реле переключается
При этом цепь между выход
формирующими клапанами раз
ого сумматора на выходной ре
алы Б7 через реле поступают
ходы триггеров выходного
разряды сразу.

Блок округления (04)

Принципиально-монтажная схема блока округления приведена на рис. 8.53.

Блок содержит три схемы совпадения и выходные усилители. На сопротивления схем совпадения через контакт 1-05 подается высокий уровень объединенного сигнала Ум1 и Ум2. Клапан 02/округление отрицательного результата/ управляется знаковым разрядом сумматора /высокий уровень сигнала А2 на входе 1-10/ и нулевым анодом триггера 6-го разряда дополнительного сумматора. Если 6-й разряд дополнительного сумматора находится в положении "0", а знаковый разряд сумматора в положении "1", то на выход 1-04 проходит сигнал И4, который через двухкаскадный инвертор, типа 2И-3, поступает в схему управления переписью содержимого регистра на сумматор через клапаны обратного кода. С первого каскада инвертора одновременно снимается сигнал, противоположный по фазе для блокировки переписи по 6-му разряду дополнительного сумматора.

После округления отрицательного числа дополнительный сумматор заполняется единицами. Это производится сигналом И5 с выхода схемы 06 через усилитель 03 типа Ф-3. Округление положительного числа производится простым сбросом содержимого дополнительных разрядов сумматора в нулевое положение. Сброс производит также импульс И5 через схему 04 и усилитель 05 типа Ф-3.

Блок деления (05)

Принципиально-монтажная схема блока деления приведена на рис. 8.54.

Блок деления включает в себя схему выработки сигналов А6, схему управления переписью содержимого регистра на сумматор при выполнении операции деления, схему выработки частного.

Импульсы сдвига при делении А6 вырабатываются триггером 15, на объединенный анодный вход которого поступают импульсы сдвига А5, выработанные блоком выработки импульсов сдвига.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.53

Нулевое положение триггера 15 в начале каждого такта поддерживается сбросовым сигналом, приходящим из блока 17. Для увеличения мощности сигналов А6 на единичном выходе триггера имеется двухкаскадный усилитель /первый каскад - типа 2И-3, второй -типа И-2/.

Схема управления переписью содержимого регистра на сумматор при выполнении операции деления состоит из 4-х клапанов, смонтированных в ячейке типа Сх-101-4. Перепись производится импульсом И3 в первом такте через клапан 02 и сигналами А6 во втором и третьем тактах деления через клапан 06. Сигналы переписи проходят собирательную схему 04 и через двухкаскадный усилитель 03 подаются на управляющие входы клапанов 01 и 05.
Сигналы переписи во втором и третьем тактах деления управляются сигналами А2 и $\overline{А2}$. Поскольку в момент формирования сигнала переписи по С50 происходит сдвиг сумматора, в момент которого знаковый разряд сумматора может перебрасываться и снова возвращаться в прежнее положение, на сигналах А2 и $\overline{А2}$ появляются 3-х микросекундные выбросы, которые вредно сказываются на формировании переписывающих сигналов. Для устранения этих выбросов сигнал А2 проходит через интегрирующую цепочку R =22 ком и C =1000пф, не пропускающую выбросы в схему деления. После интегрирующей цепочки сигнал А2 через инвертор типа 2И-3 подается на клапан 01, управляющий переписью через клапаны обратного кода, и через двойной инвертор типа 2И-3 подается на клапан 05, управляющий переписью через клапаны прямого кода.
Если в момент переписи сумматор знака находится в единичном положении, то высокий уровень сигнала А2 с 12-й клеммы инвертора открывает клапан 05, на выходе которого формируется сигнал по пришедшему на управляющий вход 07 сигналу переписи. Перепись в этом случае производится через клапаны прямого кода. Выходной сигнал с клапана 05 проходит через интегрирующую цепочку, роль сопротивления в которой играет диод /назначение цепочки аналогично описанной выше /, через собирательную схему в блоке 08 и переписывает содержимое регистра на сумматор через клапаны прямого кода.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Нулевое положение триггера 15 в начале каждого такта поддерживается сбросовым сигналом, приходящим из блока 17. Для увеличения мощности сигналов А6 на единичном выходе триггера имеется двухкаскадный усилитель /первый каскад - типа 2И-3, второй -типа И-2/.

Схема управления переписью содержимого регистра на сумматор при выполнении операции деления состоит из 4-х клапанов, смонтированных в ячейке типа Сх-101-4. Перепись производится импульсом И3 в первом такте через клапан 02 и сигналами А6 во втором и третьем тактах деления через клапан 06. Сигналы переписи проходят собирательную схему 04 и через двухкаскадный усилитель 03 подаются на управляющие входы клапанов 01 и 05. Сигналы переписи во втором и третьем тактах деления управляются сигналами А2 и $\overline{А2}$. Поскольку в момент формирования сигнала переписи по С50 происходит сдвиг сумматора, в момент которого знаковый разряд сумматора может перебрасываться и снова возвращаться в прежнее положение, на сигналах А2 и $\overline{А2}$ появляются 3-х микросекундные выбросы, которые вредно сказываются на формировании переписывающих сигналов. Для устранения этих выбросов сигнал А2 проходит через интегрирующую цепочку $R = 22$ ком и $C = 1000$пф, не пропускающую выбросы в схему деления. После интегрирующей цепочки сигнал А2 через инвертор типа 2И-3 подается на клапан 01, управляющий переписью через клапаны обратного кода, и через двойной инвертор типа 2И-3 подается на клапан 05, управляющий переписью через клапаны прямого кода.

Если в момент переписи сумматор знака находится в единичном положении, то высокий уровень сигнала А2 с 12-й клеммы инвертора открывает клапан 05, на выходе которого формируется сигнал по пришедшему на управляющий вход 07 сигналу переписи. Перепись в этом случае производится через клапаны прямого кода. Выходной сигнал с клапана 05 проходит через интегрирующую цепочку, роль сопротивления в которой играет диод /назначение цепочки аналогично описанной выше /, через собирательную схему в блоке 08 и переписывает содержимое регистра на сумматор через клапаны прямого кода.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.54

Если в момент переписи знаковый разряд сумматора находится в нулевом положении, то перепись происходит через клапаны обратного кода. При этом сигнал переписи вырабатывается клапаном 01.

Схема выработки частного и предварительного округления состоит из 4-х схем совпадения и собирательной схемы на четыре входа. Схема выработки частного представляет собою две схемы совпадения 07 и 08, каждая на три входа. Общим управляющим входом является вход 1У-02, на который подаются сигналы А6. Выработка единицы в разрядах частного производится при совпадении содержимого триггера знака и знакового разряда сумматора. При этом высокий уровень нарастает либо на выходе схемы 07, либо на выходе схемы 08. Если состояния триггера знака и знакового разряда сумматора не совпадают, то на выходе схем 07 и 08 остается низкий уровень напряжения. С выходов схем 07 и 08 выходные сигналы интегрируются цепочкой из диодов и конденсаторов, подключенных к земляной шине. Назначение интегрирующих цепочек аналогично выше рассмотренной.

Схема предварительного округления частного вырабатывает в конце третьего такта деления дополнительный 37-й разряд частного по импульсу И5, который подается на вход Ш-07. Закон выработки дополнительного разряда частного тот же самый, что и при выработке остальных разрядов. Помимо этого, схемы 10 и 11 клапанируются еще сигналом третьего такта деления через выход 1У-01.

Схема предварительного округления частного отличается от схемы выработки частного отсутствием интегрирующих цепочек, так как при предварительном округлении сдвига содержимого сумматора не производится.

Выходные сигналы со схем 07, 08, 10 и 11 проходят через собирательную схему 12, на выходе которой производится общее клапанирование объединенным признаком второго и третьего тактов деления, снимаемым с инвертора типа И-2, а также формирование серией С120. Выходные сигналы, зашунтированные сопротивлением 1,5 мгом на землю, через конденсатор 100 пф поступают на объединенный сеточный вход первого разряда регистра частного.

Схема выработки частного и предварительного округления

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ячейке Сч108.

ра

риведена на

гналов сброса и
дает сигналы для
их разрядов и ре-

я основного сум-
ра с регистром

и Нр1 произво-
сами сдвига А5.
единенный сиг-
ляется вход
а А5. При выпол-
го сумматора,
ов сумматора и
клапан 06;через
ыход 1-07 схемы.
деления произво-
рядов сумматора
клапаны 07 и

сдвигом,прошед-
рмируются се-
-12 по заднему
ульсы сдвига.
ая цепочка ячей-
ющий на клемму
положительный
ый -проходит

оизводится:
и Нр2,Фз через



Рис. 855

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

нчейке Сч108.

ра

риведена на

гналов сброса и
ает сигналы для
х разрядов и ре-

я основного сум-
ра с регистром

и Нр1 произво-
сами сдвига А5.
единенный сиг-
ляется вход
а А5. При выпол-
го сумматора,
ов сумматора и
клапан 06; через
ыход 1-07 схемы.
деления произво-
рядов сумматора
клапаны 07 и

сдвигом, прошед-
рмируются се-
-12 по заднему
ульсы сдвига.
ая цепочка ячей-
ющий на клемму
положительный
ый -проходит

оизводится:
и Нр2, Фз через



Рис. 8.55

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ячейке Сж108.

ра

риведена на

гналов сброса и
дает сигналы для
их разрядов и ре-

я основного сум-
ра с регистром

и Нр1 произво-
сами сдвига А5.
единенный сиг-
ляется вход
а А5. При выпол-
го сумматора,
ов сумматора и
клапан 06; через
ыход 1-07 схемы.
деления произво-
рядов сумматора
клапаны 07 и

сдвигом, прошед-
рмируются се-
-12 по заднему
ульсы сдвига.
ая цепочка ячей-
ющий на клемму
положительный
ый - проходит

оизводится:
и Нр2, Фз через



Рис. 8.55

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

2. импульсом И2 при выполнении операций Сд,Ум2,Ср, Вд, Фр через клапан 20;

3. импульсом И1 при выполнении операции Сл2,Пск через клапан 21 ;

4. одиночным сигналом серии С120, вырабатываемым после прихода каждого сигнала СЛ при выполнении групповых операций ЛП1, ЛМ2 и ЛМ3;

5. импульсом У1 в режиме занесения информации с клавиатуры пульта управления машиной;

6. импульсом И3 в первом такте нормализации /случай нормализации вправо,когда на шине А7 высокий уровень напряжения/ через клапан 18 ;

7. импульсом И5 при выполнении операций Сд,Ср,Вд,Фр через клапан 22.

Все сигналы сброса проходят через собирательную схему 15, формируются серией С50, приходящей на клемму Ш-П Сх-113, и инвертируются инвертором 15, согласующим полярность сбросовых сигналов.

Сброс основного сумматора, дополнительных разрядов и регистра частного производится одновременно при всех операциях, поэтому сигналы сброса с выхода инвертора 15 через конденсаторы 0,02 мкф поступают непосредственно на сетки обоих формирователей Ф-6 /клемма 03/.

Таким образом, ячейка Ф-6 выполняет сразу несколько функций:

1. формирует 3-х микросекундные сигналы сдвига с помощью дифференцирующей схемы /вход 05/;

2. собирает 3-х микросекундные сигналы сдвига и 50-ти микросекундные сигналы сброса /поступающие непосредственно на сетку через клемму 03/ в один канал;

3. является первым каскадом усиления сигналов сброса и сдвига.

Для лучшего формирования сдвиговых импульсов в Ф-6 применена дополнительная высокочастотная коррекция. Для этой цели в анодную цепь формирователей включается катушка индуктивности 3,5 мгн. Сигналы с выходов формирователей через усилители мощности типа 2И-5 поступают на шину сброса основного сумматора /с усилителя 09/, на шину сброса дополнительных разрядов сумматора вместе с регистром

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

2. импульсом И2 при выполнении операций Сд,Ум2,Ср, Вд, Фр через клапан 20;

3. импульсом И1 при выполнении операции Сл2,Пск через клапан 21 ;

4. одиночным сигналом серии С120, вырабатываемым после прихода каждого сигнала СЛ при выполнении групповых операций ЛП1, ЛМ2 и ЛМ3;

5. импульсом У1 в режиме занесения информации с клавиатуры пульта управления машиной;

6. импульсом И3 в первом такте нормализации /случай нормализации вправо,когда на шине А7 высокий уровень напряжения/ через клапан 18 ;

7. импульсом И5 при выполнении операций Сд,Ср,Вд,Фр через клапан 22.

Все сигналы сброса проходят через собирательную схему 17, формируются серией С50, приходящей на клемму Ш-П Сх-113, и инвертируются инвертором 15, согласующим полярность сбросовых сигналов.

Сброс основного сумматора, дополнительных разрядов и регистра частного производится одновременно при всех операциях, поэтому сигналы сброса с выхода инвертора 15 через конденсаторы 0,02 мкф поступают непосредственно на сетки обоих формирователей Ф-6 /клемма 03/.

Таким образом, ячейка Ф-6 выполняет сразу несколько функций:

1. формирует 3-х микросекундные сигналы сдвига с помощью дифференцирующей схемы /вход 05/;

2. собирает 3-х микросекундные сигналы сдвига и 50-ти микросекундные сигналы сброса /поступающие непосредственно на сетку через клемму 03/ в один канал;

3.является первым каскадом усиления сигналов сброса и сдвига.

Для лучшего формирования сдвиговых импульсов в Ф-6 применена дополнительная высокочастотная коррекция. Для этой цели в анодную цепь формирователей включается катушка индуктивности 3,5 мгн. Сигналы с выходов формирователей через усилители мощности типа 2И-5 поступают на шину сброса основного сумматора /с усилителя 09/, на шину сброса дополнительных разрядов сумматора вместе с регистром

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.56

Главный конструктор машины „Урал"
(Рамеев) 25.7.57г. /Рамеев Б.И./

(Невский) 23.7.57г.

Снят с подлинника.
Верно: конструктор КБ-2 СКБ
(Федосеева).

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

смонтирована в 4-х разъемной нетиповой ячейке Сх113.

Блок управления переписью (08)

Принципиально-монтажная схема блока 08 приведена на рис. 8.57.

Блок управления переписью включает в себя схему управления переписью содержимого сумматора на регистр, схему управления переписью содержимого регистра на сумматор, два усилителя 29 и 30, выполненные на инверторах типа И-2, управляющих кодом переписи содержимого сумматора на выходной регистр и на регистр печатающего устройства.

Диодная часть блока № 08 смонтирована в 4-х разъемной нетиповой ячейке Сх111. Схема управления переписью содержимого сумматора на регистр представляет собою две отдельные схемы, одна из которых вырабатывает сигналы переписи через клапаны прямого кода, другая- через клапаны обратного кода.

Перепись содержимого сумматора на регистр производится:

1. В первом такте нормализации импульсом И2 через клапаны 03 и 04. Перепись через клапаны прямого кода производится сигналом, нарастающим на выходе клапана 04, если сигнал $\overline{A1}$ на входе 1У-9 имеет высокий уровень напряжения. Перепись через клапаны обратного кода при этом закрыта низким уровнем напряжения сигнала А1 на входе Ш-4. Если триггер знака находится в единичном положении, то сигнал $\overline{A1}$ - имеет низкий уровень, сигнал А1-высокий уровень, и сигнал переписи нарастает на выходе клапана 03.

2. При выполнении операций Вч2,Ум2,Ср,Вд,Фр импульсом И1 через схемы совпадения 05 и 06. Объединенный сигнал операций Вч2,Ум2, Ср,Вд,Фр получается непосредственно в Сх111 из сигналов Ср,Вд,Фр -вход 1У-12; Ум2 -вход Ш-09; Вч2-вход Ш-06 и подается на оба сопротивления схем совпадения.

3. При выполнении операции Фз содержимое сумматора переписывается импульсом И3 на регистр через схемы 01 и 02. Кодом переписи в этом случае управляет знаковый

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

сумматора це-
ного кода.
вает схему 01,
му 02. При но-
02 и закрыта 01,
го кода прохо-
да 1У-11 пос-
ертор типа
ается мощный
ный поступает
совое кан
ного кода про-
ез двухвходо-
гистраль, обра-
нал.
о регистра на
нал перепиши
И4 через клапан
Вч1, Вч2, См, Пск
Ф, Нр2 импульс
сигналы перепи-
регистр при
приходящие на
тор с клавишного
ны У3.
ной схемы 15
в котором пер-
на 2И-3. С выхо-
на управляющие
от перепись со-
ов клапан при-
обратного ко-
ен



Рис. 3.51

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 CIA-RDP81-01043R004100100001-0

сумматора пе-
ретного кода.
вает схему 01,
ему 02. При но-
роизводится че-
02 и закрыта 01.
го кода прохо-
ода 1У-11 пос-
вертор типа
лается мощным
налы поступают
ссовые каналы
ного кода про-
ев двухвходо-
гистраль, объе-
гналов.
о регистра на
тупают перелиси

И4 через клапан

Вч1,Вч2,См,Пск,

Ор,Нр2 импульс

синхрон переши-
регистр при
прихождение на

тор с клавишного
тны У3.
ной схемы 15
в котором пере-
па 2И-3. С выхо-
на управляющие
ал переписью со-
ов клапан при-
н обратного ко-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 CIA-RDP81-01043R004100100001-0

сумматора пе-
ранного кода.
ывает схему 01,
ему 02. При но-
роизводится че-
02 и закрыта 01,
го кода прохо-
ода 1У-11 пос-
вертор типа
ается мощный
налы поступают
ссовое канал
ного кода про-
ез двухкаскад-
гистраль, обье-
каналов.
о регистра на
тнаны переписки
И4 через клапан
Вч1, Вч2, См, Пск
Ор, Нр2 импульс
сигнал перепи-
регистр при
прохождение на
тор с клавишного
тнет У3.
ной схемы 15
в котором пер-
па 2И-3. С инхо-
на управляющие
ом переписью со-
ез клапан при-
н обратного ко-



Рис. 8.51

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Помимо этого, через собирательную схему переписи через клапаны обратного кода 25 проходят сигналы переписи со схемы деления, со схемы округления, импульс И4 при выполнении первого такта нормализации /случай нормализации вправо/, импульс И4 при округлении отрицательного результата деления , которые усиливаются двухкаскадным усилителем 25 /первый каскад типа Ф-3,второй- типа И-1/, подаются на магистраль и открывают перепись содержимого регистра на сумматор через клапаны обратного кода. Через собирательную схему 22 переписи через клапаны прямого кода проходят сигналы: импульс И4-при выполнении первого такта нормализации /случай нормализации вправо/, импульс И2-при выполнении операций Сд,Ср,Вд,Фр,сигналы переписи со схемы деления и одиночный импульс С120,переписывающий содержимое регистра на сумматор при выполнении групповых операций. Сигналы переписи через клапаны прямого кода также подаются через двухкаскадный усилитель на магистраль и открывают перепись содержимого регистра на сумматор через клапаны обратного кода.

Блок разрядов знака и переполнения (09)

Принципиально-монтажная схема блока 09 приведена на рис. 8.58.

Блок 09 включает в себя:

1. Схемы занесения и сброса регистра знака,разрядов знака и переполнения сумматора.

2. Регистр знака, который является 36-м разрядом регистра АУ и собран на ячейке типа Т-2.

3. Разряд переполнения сумматора 04 /ячейка типа Т-2/ с усилителем 01, вырабатывающим сигналы А3 и $\overline{А3}$.

4.Знаковый разряд сумматора 03 /ячейка типа Т-2/ с усилителем 02, вырабатывающим сигналы А2 и $\overline{А2}$.

Выходными каскадами усилителей являются ячейки типа И-2.

Занесение на регистр знака производится по двум входам: объединенному анодному и объединенному сеточному. При выполнении групповых операций на анодный вход регистра знака поступает знак со знаковой магистрали разворота на регистр. Формирование сигнала записи производится С120, формирующей сигналы записи по остальным разрядам

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

канал блокируется
ации.
ному входу произ-
и переписи содер-
а импульсом И1 че-
кте операции нор-
импульсом И2 че-

а выходе которой

ована в 4-х разъ-

иняется с общей
ка 10/.
а знака подключа-
о знака с 35-м

разряд перепол-
выполнении груп-
ются клапаны пе-
Перепись через
м групповой опе-
а на сумматор
от состояния
заносится еди-
Сх-107 подклю-
ляющий переписью,
ируясь С120, за-
одному входу.
роизводится
выполнении опе-
16 и собиратель-

да переполнения
о задержки /см.
го сумматора.
адержки связан с
ака ./Линия

полнения сумма-



Рис. 8.58

Снят с подлинника.
Верно: конструктор КБ-2 СКБ
Фадеев 17/IX-57г. /Федосеева/

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

нал блокируется
ии.
ому входу произ-
переписи содер-
импульсом И1 че-
те операции нор-
импульсом И2 че-

выходе которой

вана в 4-х разъ-

няется с общей
10/.
знака подключа-
знака с 35-м

разряд перепол-
выполнении груп-
ся клапаны пе-
ерепись через
групповой опе-
на сумматор
от состояния
заносится еди-
Сх-107 подклю-
ющий переписью,
руясь С120, за-
дному входу.
оизводится
ыполнении опе-
16 и собиратель-

да переполнения
задержки /см.
сумматора.
ержки связан с
ка ./Линия

олнения сумма-



Рис. 8:58

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

тора объединен с общей сбросовой шиной сумматора. Однако, при выполнении четвертого такта деления производится перепись знака частного из разряда переполнения в разряд знака. Разряд знака при этом должен быть сброшен отдельно от всего остального сумматора. Для этой цели на сумматоре знака наружным монтажом смонтирован еще один сбросовый вход, на который при выполнении 4-го такта деления приходит сигнал И4 с клапана 14, сформированный С50 и проинвертированный инвертором 12 /типа 2И-1/.

Занесение на объединенный анодный вход сумматора знака производится сигналами, проходящими через собирательную схему 10, сформированными серией С120. Такое занесение производится:

1. импульсом И3 при переписи знака частного из разряда переполнения сумматора в разряд знака в 4-м такте деления /через схему 08/;

2. импульсом И4 в сумматор знака переписывается содержимое триггера φ при выполнении деления с нормализованными числами /через схему 09/;

3. импульсом управления переписью содержимого регистра на сумматор через клапаны обратного кода. В этом случае в знаковый разряд сумматора так же, как в разряд переполнения, всегда заносится 1. Схема сброса и записи в знаковый разряд сумматора смонтирована в ячейке Сх-108.

Блок массовых каналов (10)

Принципиально-монтажная схема блока 10 приведена на рис.8.59. Кроме того, на рис.8.60 приведена схема двух разрядов массовых каналов и схема выработки формирующих серий.

В принципиально-монтажную схему блока 10 для удобства пользования ею при производстве наладочных работ введены все выходные каскады усилителей, которые возбуждают управляющие магистрали массовых каналов АУ, хотя они и не относятся к блоку 10. Для этой же цели в схеме изображены сумматор знака, сумматор переполнения, регистр знака, а также регистр частного, по функциональной схеме относящийся к блоку 05.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

тора объединен с общей сбросовой шиной сумматора.Однако, при выполнении четвертого такта деления производится перепись знака частного из разряда переполнения в разряд знака.Разряд знака при этом должен быть сброшен отдельно от всего остального сумматора. Для этой цели на сумматоре знака наружным монтажом смонтирован еще один сбросовый вход, на который при выполнении 4-го такта деления приходит сигнал И4 с клапана 14,сформированный С50 и проинвертированный инвертором 12 /типа 2И-1/.

Занесение на объединенный анодный вход сумматора знака производится сигналами,проходящими через собирательную схему 10, сформированными серией С120.Такое занесение производится:

1. импульсом И3 при переписи знака частного из разряда переполнения сумматора в разряд знака в 4-м такте деления /через схему 08/;

2. импульсом И4 в сумматор знака переписывается содержимое триггера φ при выполнении деления с нормализованными числами /через схему 09/;

3. импульсом управления переписью содержимого регистра на сумматор через клапаны обратного кода. В этом случае в знаковый разряд сумматора так же,как в разряд переполнения,всегда заносится 1. Схема сброса и записи в знаковый разряд сумматора смонтирована в ячейке Сх-108.

Блок массовых каналов (10)

Принципиально-монтажная схема блока 10 приведена на рис.8.59. Кроме того,на рис.8.60 приведена схема двух разрядов массовых каналов и схема выработки формирующих серий.

В принципиально-монтажную схему блока 10 для удобства пользования ею при производстве наладочных работ введены все выходные каскады усилителей,которые возбуждают управляющие магистрали массовых каналов АУ, хотя они и не относятся к блоку 10. Для этой же цели в схеме изображены сумматор знака,сумматор переполнения, регистр знака, а также регистр частного,по функциональной схеме относящийся к блоку 05.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

е с разрядами знака

стром знака на ячей-

го на ячейках типа

а 2И-3, необходимых
ерных ячеек суммато-
таршем 35-м разряде
вязывающего единич-
и выдающего сигналы

нные в 18-ти нетипо-
также наружным мон-

массовые каналы АУ.
разрядами массовых ка-
ся друг от друга, кро-
ми управляющими ма-
ис. 8.60.
онтированы схемы уп-
каналов, то входные и
тного номеров массовых

также в схеме управле-
а первый разряд сумма-
д схемы сравнения, вы-
Поэтому клеммы 1-06
му входу сумматора че-
ду которого через со-
код схемы Ср, Вд и Фр.
е приводится описание
к107, и отмечается роль
и.
управления 2-мя разря-
на рис. 8.59.
м задержек, обслуживаю-
атора, регистра и регист-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Схема включения линий задержек одинакова для всех цепей. Сигнал на линии задержки поступает через конденсаторы 1000 пф; на выходе линии задержки стоит согласующее сопротивление 15 ком, примерно, равное волновому сопротивлению линии, вторым концом подключаемое к земляной шине вместе с экраном линии.

Сигнал переноса в сумматоре поступает на вход линии задержки через развязывающий инвертор, необходимый для уменьшения нагрузки на каждый разряд сумматора. Регистр и регистр частного работают в более легком режиме по сравнению с сумматором, поэтому подключение линий задержки производится непосредственно к триггерным ячейкам. Для уменьшения влияния линии задержки на работу триггера линия задержки подключается не к аноду лампы, а к средней точке делителя, включенного к анодную цепь. Выходы всех линий задержки подключаются к объединенным сеточным входам триггеров.

Направление включения линий задержки определяет направление сдвига, поэтому в сумматоре и регистре частного линии задержки включаются с разряда N на разряд $N+1$, а в регистре с разряда N на разряд $N-1$.

Схема Сх-107 симметрична для двух соседних разрядов, за исключением нумерации некоторых входных и выходных клемм, поэтому будет рассмотрена лишь половина схемы, т.е. схема управления одним разрядом массовых каналов.

Собирательная схема на регистр 26 состоит из диодов Д48, Д49 и Д15, сигналы с выхода которой формируются С120, подаваемой на клемму 1У-11, с помощью формирующих диодов Д14, Д29, Д36. Для уменьшения ложных сигналов на анодный вход регистра, формирование производится тремя диодами повышенной группы, поключенными последовательно. Для этой же цели поставлено сопротивление $R_ч$=3,3 мгом. Сформированный сигнал занесения на регистр через клемму Ш-06 поступает на объединенный анодный вход триггерной ячейки регистра.

К аноду диода Д15 /клемма 1У-05/ поступают сигналы с магистралей разворота на регистр /магистрали от 030-01 др 032-06/, и, кроме того, подключается собирательный купроксный диод клапана занесения информации с клавишного устройства пульта управления, смонтированного наружным

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ные диоды
али, разре-
ным сигна-
овых соеди-
екций кла-

производит-
кода 19,
14 по С120.
кода перепи-
анов пря-
единичному
ды Д11 и
управляющей
/через кон-
ез Ш-03/.
учета до-
а и требуе-

107 поступа-
щего сумма-

мматор произ-
фронтом С120.
иметь сигна-
олее 1 микро-
и должен

ь магистра-
одную емкость
работки С120
усилитель,
йка типа
оловинки вы-
ого, усиление
р и на сумма-
ответственно
ерия К120
по ячейкам



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Содержимое сумматора может быть переписано в регистр. Для этой цели в ячейках Сх-107 смонтированы клапаны прямого кода 11 и клапаны обратного кода 12. Управляющие сигналы переписи через диоды Д8 и Д6 подключены к магистралям, управляющим переписью, через контакты П-08 и П-04. Диод Д5 подключен к единичному аноду сумматора через П-12 /эту роль выполняет анод развязывающего инвертора /диод Д7 подключен к нулевому аноду сумматора через П-11.

Содержимое сумматора может быть переписано на выходной регистр через схемы 05 и 10. Диоды Д41 и Д42, которые подключены соответственно к единичному и нулевому выходам триггерной ячейки сумматора, диоды Д37 и Д38 управляют ходом переписи содержимого сумматора /схема 05 -клапанами прямого кода, схема 10--клапанами обратного кода/ На диоды Д63 и Д64 подается один из сигналов Б3, Б4, Б5, Б6, разрешающий перепись на выходной регистр. Собирательная схема 06 выполнена так, чтобы создавать меньшую нагрузку для полезного сигнала, так как помимо этого выхода к магистрали на выходной регистр подключаются еще три такие же схемы из остальных девяток сумматора.

Перепись содержимого сумматора на регистр печатающего устройства производится через клапаны прямого кода 28 /или клапаны обратного кода -29/. Диоды Д45 и Д46 подключаются к магистралям, управляющим кодом переписи. Сигналы переписи через собирательную схему 27 и выход 1У-03 жгутом направляются на вход регистра печатающего устройства.

Схемы анализа сумматора на "-0" и анализа регистра на +0 представляют собой схемы совпадения на 37 входов / для сумматора / и 35 входов /для регистра/. Диоды Д61 и Д62 объединяются по аноду и через клемму 1У-02 объединяются также с аналогичными двумя диодами в соседней ячейке Сх-107. Полученная группа объединенных по аноду диодов подключается к магистрали анализа сумматора на "-0" через добавочный диод. Таким образом, к магистрали /см.рис.8,60/ подключается девять диодов. Магистраль анализа сумматора заканчивается клапаном, который открывается импульсом И5 в первом такте деления.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

снимаемый со схе-
с выхода клапана
в двухкаскадный уси-
второй -типа 2И-3/.
"-0" построена
Д54 и Д47 объеди-
е группы по четыре
анализа регистра
монтажом. Выходной
рассмотрен в бло-

диняющих массовые

-02,028-03 являются
азрешающими перепись
и четвертой девяток

являются числовыми
ответственно с 9-го
подключаются выходы
ора на выходной ре-
07/.

являются входными
чередине третьей
ю часть подаются сиг-
регистра, на правую
стойке также произ-
ыходам клапанов раз-
14/.

а сумматора, регистра,
леммы всех триггеров
двига, поступающие на
ассмотренных выше бло-

той массовых каналов АУ:
сью на выходной регистр
диняет клеммы П-10 всех

сью на выходной регистр
диняет клеммы П-09 всех



Главный конструктор машины "Урал" (Рамеев) 25.7.57г. Ученик Рамеев Б.И.У.

(Небесный) 23.7.57г.

Снят с подлинника.
Верно: конструктор КБ-2 СКБ
(Фабрикант) 17/8-57г. (Федосеева).

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ячеек Сх-107/;

в/ магистраль серии С120, по которой осуществляется формирование сигналов занесения на сумматор /объединяет клеммы 1-02 всех ячеек Сх-107/;

г/ магистраль управления печатью при выводе через клапаны прямого кода /объединяет клеммы 1-03 всех ячеек Сх-107/;

д/ магистраль управления печатью при выводе через клапаны обратного кода /объединяет клеммы 1-04 всех ячеек Сх-107/;

е/ магистраль управления переписью содержимого сумматора на регистр через клапаны прямого кода /объединяет клеммы П-03 всех ячеек Сх-107/;

ж/ магистраль управления переписью содержимого сумматора на регистр через клапаны обратного кода /объединяет клеммы П-04 всех ячеек Сх-107/;

з/ магистраль серии С120,по которой осуществляется формирование сигналов занесения на регистр /объединяет клеммы 1У-П всех ячеек Сх-107/;

и/ магистраль управления переписью содержимого регистра на сумматор через клапаны обратного кода /объединяет клеммы Ш-08 всех ячеек Сх-107/;

к/ магистраль управления переписью содержимого регистра на сумматор через клапаны прямого кода /объединяет клеммы Ш-11 всех ячеек Сх-107/;

л/ магистраль У2 управляющая занесением чисел, набранных на клавиатуре пульта управления, на регистр подключается к катодам управляющих диодов соответствующих клапанов.

м/ магистраль анализа сумматора на "-0".

н/ магистраль анализа регистра на "+0".

Блок дополнительных разрядов сумматора и регистра (11)

Принципиально-монтажная схема блока приведена на рис. 8.61.

Блок включает в себя 6 дополнительных разрядов сумматора /ячейки типа Т-2/, 6 дополнительных разрядов регистра /ячейки типа Т-2/ и схему переписи с дополнительных

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ади сумматора.
регистра объе-
ительных разря-

ячейки дополни-
ны через развяз-
ние линий за-
терных ячеек в
гистре подклю-
ных анодов триг-
истре невозможен,
беспечивает на-

истра должен
к более младше-
сумматора от
м выбрано нап-

истр производит-
е 10. Управляю-
ого кодов общие
ополнительных
трех ячейках
ение купрокс-
ся при выпол-
ения. Для
одключены к
станавливает-

ем включается
ие формирующих
ательно вклю-

сумматора произ-
ении отрицатель-

необходимо сбрасы-
имо в положение
1111. Для этой цели
тельные цепочки

Эт 0090000 Сх301-12



Рис. 8.62

Главный конструктор машины „Урал"
(Рамеев) 25.7.57г. Г. Рамеев Б.Ш.Г.

(Невский) 23.7.57г.

Регистр N								
Утвердил:								
Разраб.	Невский			Схема принципиально-монтажная арифметического устройства Блок N12			Ф2009000 Сх301-12	
Провер.	Лобов							
Нач.отд.	Лютанов							
Нач.гр.								
Н.контр.								
Утверд.					Литера	Лист	Листов	
					А		СКБ	

Снят с подлинника.
Верно: конструктор ЛБ-2 СКБ
Фадеев 17/IX-57г. Федосеева

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ующие разряды сумматора.
разрядов регистра объе-
виг дополнительных разря-
ного.
триггерные ячейки дополни-
ки включены через развязы-
ое включение линий за-
аботу триггерных ячеек в
ржки в регистре подклю-
кей единичных анодов триг-
ния в регистре невозможен,
лючение обеспечивает на-

зрядах регистра должен
о разряда к более младше-
разрядах сумматора от
ствии с этим выбрано нап-
жек.
тора на регистр производит-
как в блоке 10. Управляю-
го и обратного кодов общие
так и для дополнительных
онтированы в трех ячейках
схемы подключены купрокс-
жировку переписи при выпол-
тов операции деления. Для
я этих диодов подключены к
нии Дл2 и Дл3 устанавливает-

лов на выход схем включается
млю и в качестве формирующих
е 2-х последовательно вклю-
ппы.
олнительного сумматора произ-
при округлении отрицатель-

умножения необходимо сбрасы-
сумматора либо в положение
них код 111111. Для этой цели
аны дополнительные цепочки



Рис. 862

Главный конструктор машины „Урал"
(Рамеев) 25.7.57г. Г. Рамеев Б.Ш.Г.

(Невский) 23.7.57г.

Снят с подлинника.
Верно: конструктор ЛБ-2 СКБ
Фадеев 17/Е-57г. (Федосеева).

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

записи к единичному и сброса к нулевому анодам триггерных ячеек. Сброс и запись единиц в дополнительный сумматор производится при этом независимо от остальных элементов отрицательными импульсами по соответствующим шинам. Для сброса в нулевое положение отрицательный импульс подается на единичные аноды; для записи единицы на нулевые аноды триггерных ячеек дополнительного сумматора.

Блок переносов (12)

Принципиально-монтажная схема блока приведена на рис. 8.62.

Схема управляет циклическим переносом со знакового разряда сумматора на первый разряд основного сумматора, циклическим переносом со знакового разряда сумматора на первый разряд дополнительного сумматора, переносом между 6-м разрядом дополнительного сумматора и первым разрядом основного сумматора. Клапан циклического переноса имеет некоторые характерные особенности по сравнению со всеми выше рассмотренными схемами клапанов. Клапанируемые импульсы в этом случае могут иметь длительность около 3-х мксек, поэтому сопротивление в цепи клапана выбрано равным 39 ком для уменьшения постоянной времени данного клапана. Кроме того, на сопротивление данного клапана подается объединенный сигнал операций, при которых клапан открывается. Поскольку длительность заднего фронта сигнала операции достаточно мала, то через малое сопротивление на выход клапана может проходить ложный сигнал по заднему фронту сигнала операции. С другой стороны затянуть фронты сигнала операции тоже нельзя, так как при этом затягивается и время нарастания сигнала, что также очень нежелательно. В этом случае сигнал операции на сопротивление поступает через интегрирующую цепочку, роль сопротивления в которой играет диод. При этом время нарастания сигнала меняется мало, так как емкость интегрирующей цепи заряжается через малое прямое сопротивление диода. Разряд же емкости происходит значительно дольше, так как в этом случае в цепь оказывается включенным

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ельность зад-
и не может

тора может
ора при вы-
пан цикличес-
лнительного
клапан 12.
2 проходят
именена собы-
им анодным
ельной схемы
димо процус-
ыхода лампо-
инвертируют-
ожки поступа-
разряда сумма-

азряда сумма-
атора при опе-
ичем не отли-
сы переноса
т в ламповую
ак могут воз-
его тактов

приведена на

хему сброса

ехкаскадному
налы А1 и $\bar{А}1$.
ки типа И-2,
на ячейке.

т собой уже
ешанно
па



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Сп-Сб, работа которой ясно видна из непосредственного рассмотрения ее по схеме.

Выходные сигналы сброса с собирательной схемы 11 формируются в клапане 06 серией С50, инвертируются инвертором 07 /ячейка типа 2И-1/ и по сбросовому входу сбрасывают триггер знака.

Схема занесения на триггер знака представляет собой схему из 9 клапанов. Выходные сигналы с собирательной схемы 09 формируются серией С100 и по объединенному сеточному входу перебрасывают триггер знака.

Отличным от всех остальных является клапан 08 переписи знака на триггер знака со входного сдвигателя при выполнении операции Ум1 и Ум2. В начале такта клапан 08 открыт высоким уровнем напряжения, снимаемого с нулевого анода блокирующего триггера 04, сбрасываемого в начале такта импульсом И1. Знак, поступающих с выхода переносов входного сдвигателя при первом импульсе сдвига, проходя через клапан 13, записывается на триггер знака. Задним фронтом первого импульса сдвига блокирующий триггер 04 перебрасывается, на нулевом аноде его устанавливается низкий уровень напряжения , закрывающий клапан 13, блокируя тем самым запись числовых разрядов множителя на триггер знака.

Схема сброса и занесения на триггер знака смонтирована в нетиповой 4-х разъемной ячейке Сх-111, ячейке типа Сх-103 и наружным монтажом.

Блок разворота на регистр (14)

Принципиально-монтажная схема блока 14 приведена на рис. 8.64.

В блок разворота на регистр входят входной сдвигатель, схема разворота на регистр со входного сдвигателя, схема переписи на регистр адресной части регистра команд, схема переписи на регистр содержимого счетчика схемы выработки импульсов сдвига и усилитель 14 сигнала У2, разрешающего запись на регистр числа, набранного на клавиатуре пульта управления.

Входной сдвигатель 09 представляет собой цепочку из 9-ти триггеров типа Т-2, связанных линиями задержки

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.64

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

-х ячейках типа Сх-105/, направление
выбрано с таким учётом, чтобы произво-
имого входного сдвигателя в сторону
Импульсы переноса со старшего разряда
ля при сдвиге запускают по единичному
триггер 07. Сброс триггера 07 производ-
том серии С120 по нулевому сеточному

анные на единичном и нулевом анодах
в схему сравнения, выделения, формиро-
ертор типа 2И-3 в блок триггера знака
а множителя в триггер знака, а остальные
ему управления переписью.
ного сдвигателя производится по общей
ами, выработанными блоком сброса и
игателя 15.
нагрузки триггерные ячейки входного
ни инверторами типа 2И-3, сигналы с
ступают на управляющие входы клапанов
тр /02,03,04,05,06/, собранные на ячей-
Каждая ячейка клапанов осуществляет
ю одного разряда входного сдвигателя
разряды регистра. Так, например, сиг-
девятки /клемма 10/ переписывает
разряда входного сдвигателя на 30-й
гнал переписи второй девятки /клемма
гистра; третьей девятки /клемма 03/-
тра, четвертой девятки /клемма 04/
ра. Сигналы переписи каждой девятки
ке управления разворотом на регистр

ворота /собирательные диоды находятся
3/ подаются на входные магистрали
2-06, имеющие разрыв в середине треть-
бозначены левые и правые/.
да через усилитель 01 /типа 2И-1/
тера знака и через сопротивление 180
гистраль разворота, которая исполь-
групповых операций переписи.
сной части регистра команд 11 на



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

регистр арифметического устройства смонтированы в ячейках типа Сх-103-2. Управляющим сигналом является импульс И2, проходящий через клапан 13, открытый при выполнении операций Пск, который усиливается двухкаскадным усилителем и подается на объединенный вход 04,05, 06 ячеек Сх-103. На другие входы клапанов поступают сигналы с выходных формирователей регистра команд, соответствующих его адресной части.

Выходы клапанов 11 через собирательные диоды подключены к соответствующим входным магистралям на регистр /разряды с 19-го по 29-й/ .Сигнал с выхода клапана переписи 12-го разряда направляется в схему триггера знака, так как он играет роль знака константы, заносимой в АУ из регистра команд.

Клапаны переписи содержимого счетчика в схеме выработки импульсов сдвига 15 на разряды регистра с 19-го по 24-й смонтированы наружным монтажом. Управляющим сигналом является импульс И4, проходящий через клапан 17 при выполнении второго такта нормализации и усиливаемый усилителем 16. На другие входы клапанов 15 поданы потенциалы с единичных анодов триггерных ячеек счетчика схемы выработки импульсов сдвига.

Блок сброса и сдвига входного сдвигателя (15)

Принципиально-монтажная схема блока приведена на рис. 8.65. Схема выработки сигналов сброса и сдвига входного сдвигателя ничем не отличается от рассмотренных выше схем блоков 06 и 07.

Эта схема частично смонтирована в ячейке Сх-103, частично наружным монтажом /дифференцирующая цепочка, вырабатывающая сигнал сброса по заднему фронту одиночного импульса С120, выработанного блоком 16 при развороте информации со входного сдвигателя на регистр/.

Блок управления разворотом на регистр (16)

Принципиально-монтажная схема блока приведена на рис. 8.66.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

регистр арифметического устройства смонтированы в ячейках типа Сх-103-2. Управляющим сигналом является импульс И2, проходящий через клапан 13, открытый при выполнении операций Пск, который усиливается двухкаскадным усилителем и подается на объединенный вход 04,05, 06 ячеек Сх-103. На другие входы клапанов поступают сигналы с выходных формирователей регистра команд, соответствующих его адресной части.

Выходы клапанов 11 через собирательные диоды подключены к соответствующим входным магистралям на регистр /разряды с 19-го по 29-й/ .Сигнал с выхода клапана переписи 12-го разряда направляется в схему триггера знака, так как он играет роль знака константы, заносимой в АУ из регистра команд.

Клапаны переписи содержимого счетчика в схеме выработки импульсов сдвига 15 на разряды регистра с 19-го по 24-й смонтированы наружным монтажом. Управляющим сигналом является импульс И4, проходящий через клапан 17 при выполнении второго такта нормализации и усиливаемый усилителем 16. На другие входы клапанов 15 поданы потенциалы с единичных анодов триггерных ячеек счетчика схемы выработки импульсов сдвига.

Блок сброса и сдвига входного сдвигателя (15)

Принципиально-монтажная схема блока приведена на рис. 8.65.Схема выработки сигналов сброса и сдвига входного сдвигателя ничем не отличается от рассмотренных выше схем блоков 06 и 07.

Эта схема частично смонтирована в ячейке Сх-103, частично наружным монтажом /дифференцирующая цепочка, вырабатывающая сигнал сброса по заднему фронту одиночного импульса С120, выработанного блоком 16 при развороте информации со входного сдвигателя на регистр/.

Блок управления разворотом на регистр (16)

Принципиально-монтажная схема блока приведена на рис. 8.66.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.65

Этот блок предназначен для выработки управляющих сигналов разворота, открывающих клапаны разворота на регистр по подготовительным сигналам НМБ-Б2.

В схеме управления разворотом прежде всего необходимо выработать одиночный импульс серии 120, ближайший к заднему фронту сигнала Б2. Это производится с помощью схемы выработки одиночного импульса серии, состоящей из 2-х триггеров типа Т-1 18 и 20, инвертора типа ЛИ-3 22 и клапана 21.

При выполнении всех операций, кроме операции ЛМ2, подготовительный сигнал НМБ Б2, проходя через клапан 28, собирательную схему 29 и клапан 27, запускает задним фронтом триггер 20 схемы выработки одиночного импульса. При выполнении операций Ср, Вд и Фр запуск триггера 20 производится сигналами Б1 независимо от сигналов Б2, так как через собирательную схему 29 проходит высокий уровень объединенных сигналов операций Ср, Вд и Фр.

Запуск триггера 20 при выполнении операций ЛМ2 производится по объединенному анодному входу с клапана 19. При единичном положении триггера 20 открывается клапан 21 высоким уровнем напряжения с единичного анода триггера. Поэтому ближайший передний фронт серии С120, инвертируемый инвертором 22, вновь восстановит нулевое положение триггера по нулевому сеточному входу. Импульс переноса с триггера 20 по единичному сеточному входу перебросит второй триггер 18, который в свою очередь сбросится уже задним фронтом серии С120.

Выделяемый на аноде триггера 18 одиночный импульс серии С120 через инвертор 15 направляется в схему выработки импульсов сдвига, для синхронизации момента выработки сигналов А5.

Сигнал с анодного делителя триггера 18 поступает на пересчет счетчика разворота /16,17/, который запускается задним фронтом одиночного импульса серии. Кроме того, одиночный импульс серии С120 при выполнении операций Сл1, Сл2, Вч1, Вч2, См, Дл1, ЛМ2, ЛМ3 проходит через клапан 14 и через инвертор 2И-1 подается на общий вход избирательной схемы 12, а также направляется в блок 15 для выработки сигнала сброса входного сдвигателя по заднему фронту.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

16,17 сбрасывается либо импульсом И1
либо сигналом СЛ через клапан 26.Сиг-
ают на формирователь Ф-3,с выхода ко-
входы сброса счетчика разворота.
мент прихода одиночного импульса се-
ого по первому сигналу Б2 /либо М3/,
аходится всегда в нулевом положении,
иночный импульс С120 проходит на вн-
й схемы /Сх104/,а затем, инвертиру-
ячейка типа Ф-5/, открывает клапан
тки в блоке разворота на регистр.
торого одиночного сигнала С120 счет-
тся в положении 01, поэтому импульс
выходе усилителя 02 и т.д.
а также схема выработки одиночного
нему фронту сигнала СЛ /триггерн
инвертор 11/. Сигналы СЛ поступают
иггера 09. Одиночный импульс снима-
а триггера 08 и,проходя собиратель-
ательные сигналы,поступает на ин-
которого положительный сигнал идет
тора и в схему управления переписи
на сумматор. Кроме того,задним
ульса через дифференцирующую схе-
осуществляется сброс регистра.
одиночный импульс серии С120 при
операций, играет импульс И2 при опе-
через клапан 32, инвертор 31 и со-

ки импульсов сдвига (17)

жная схема блока 17 приведена на

схему выработки импульсов сдвига и

триггера К и блокирующего триг
мпульсом И1 с анода усилителя 37
ульс И1 на вход усилителя 37 посту-
егда, кроме случая выполнения второ-



Рис 8.66

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

сбрасывается либо импульсом И1
игналом СЛ через клапан 26.Сиг-
а формирователь Ф-3,с выхода ко-
ы сброса счетчика разворота.
прихода одиночного импульса се-
по первому сигналу Б2 /либо М3/,
ится всегда в нулевом положении,
ный импульс С120 проходит на вы-
емы /Сх-104/,а затем, инвертиру-
ка типа Ф-5/, открывает клапан
в блоке разворота на регистр.
го одиночного сигнала С120 счет-
положении 01, поэтому импульс
коде усилителя 02 и т.д.
акже схема выработки одиночного
фронту сигнала СЛ /триггеры
ертор 11/. Сигналы СЛ поступают
ра 09. Одиночный импульс снима-
иггера 08 и,проходя собиратель-
льные сигналы,поступает на ин-
рого положительный сигнал идет
и в схему управления переписи
сумматор. Кроме того,задним
ьса через дифференцирующую схе-
ществляется сброс регистра.
ночный импульс серии С120 при
раций, играет импульс И2 при опе-
рез клапан 32, инвертор 31 и со-

импульсов сдвига (17)

ая схема блока 17 приведена на

ему выработки импульсов сдвига и

иггера К и блокирующего тригг
кльсом И1 с анода усилителя 37
ьс И1 на вход усилителя 37 посту-
да, кроме случая выполнения второ-



Рис 8.66

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

, если в
ся сигнал

етчика 25
обы на
учить необ-

в нетиповой

ю 110111,
коде ,
и операциях
вается уси-
И1 через
сдвига и
выработки

ю 011100,
оде, необхо-
олнении
и деления.
. Занесение
ан 06.
9-го по
ез клапаны
ода 09.
ся усителя-
А2 и $\overline{А2}$ че-
чейке Сх410.
чными ано-
отивления
нстанты
ри выполне-
сением на

схем 15
етчик произ-
спечения
т на форми-



Рис. 3.67

KODAK SAFETY
Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

если в
я сигнал

тчика 25
бы на
чить необ-

в нетиповой

110111,
оде ,
операциях
ается уси-
1 через
сдвига и
ыработки

011100,
де,необхо-
лнении
деления.
Занесение
н 06.
-го по
а клапаны
да 09.
я усилителя-
2 и A2 че-
ейке Сх110.
нными ано-
тивления
станты
и выполне-
ением на

схем 15
етчик произ-
печения
т на форми-



Рис. 8.67

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

рующие клапаны через двухкаскадный усилитель 17 /первый каскад типа Ф-5, второй типа 2И-5 на мощной лампе 6Н5С/.

Для уменьшения ложных сигналов диоды формирующих клапанов взяты повышенной группы, применено последовательное соединения диодов и объединенный анодный вход каждого счетчика шунтируется на землю сопротивлением 3,3 мгом /шунтирующие сопротивления на схеме не показаны/.

Импульсы сдвига А5 выдаются усилителем 28, в качестве выходного каскада которого применена ячейка типа И-2. Сигналы серии С120 на вход усилителя выдаются схемой совпадения 29, которая открывается высоким уровнем напряжения на единичном аноде триггера 31, ограничивающего количество импульсов серии С120, выдаваемых в виде сигналов А5.

Триггер 31 сбрасывается импульсом И1 вместе со счетчиком и триггером К по сбросовому входу и задним фронтом импульса И5 -по нулевому сеточному входу. Кроме того, сброс триггера 31 производится при несовпадении 34-го разряда сумматора и триггера знака в первом такте операции нормализации, определяя тем самым необходимое количество импульсов сдвига для нормализации числа влево. Высокий уровень напряжения в зависимости от знака нормализуемого числа нарастает на выходе либо 45 либо 46 схемы совпадения и, проходя далее через двойной инвертор 40, открывает клапан 36. Последний импульс сдвига А5 проходит через клапан 35, собирательную схему и формируясь еще раз серией С120 /задний фронт сигнала после собирательной схемы сильно затягивается/ сбрасывает триггер 31 по нулевому сеточному входу.
Триггер 31 сбрасывается еще и при окончании выработки заранее известного количества импульсов сдвига /операции Ум1, Ум2, Сд, Ср, Вд и Фр/ сигналом с триггера 24, точно также формируемым серией С120 в клапане 32.
Переброс триггера 31 в единичное положение производится:

а/ передним фронтом отрицательного одиночного сигнала серии С120, выработанного в блоке 16 по заднему фронту подготовительного сигнала НМБ Б2, через клапан 43 по объединенному анодному входу;

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

...13,Дл4 и Нр1 /
... клапаны 38,30
... сеточному входу.
...ательно, и выра-
... в том случае,
... разряда сумма-
... противном случае
... схемы 44,инвер-
...е перебрасывает-
...ся.
...формированные
...у сеточному вхо-
...а. Поскольку на
...2,Сд,Ср,Вд,Фр
... числу необходи-
...ьс сдвига С50 .
... положение 000000.
... сеточному входу
...ий фронт серии
...ное положение.
...ера 24 сигнал
...ьнейшую выработ-
...олнении операций
...триггере 24 сигнал
...и вновь открывает
... для выработки

...к добавляется
...константу сдвига
...онстанта сдвига
...ий разряд счетчи-
...с переноса. Сиг-
...брасывает блоки-
...евого анода ко-
... усилитель 28.
...зации /случай
...брошенного счет-
...ейшем играет роль



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

,Дл4 и Нр1 /
клапаны 38,30
еточному входу.
тельно, и выра-
том случае,
разряда сумма-
отивном случае
кемы 44, инвер-
перебрасывает-

мированные
еточному вхо-
Поскольку на
,Ср,Вд,Фр
ду необходи-
двига С50.
ение 000000.
чному входу
онт серии
ложение.
сигнал
ю выработ-
и операций
е 24 сигнал
открывает
аботки

няется
ду сдвига
сдвига
д счетчи-
са. Сиг-
блоки-
да ко-
ь 28.
учай
счет-
ет роль



Рис 8.68

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

б/ при выполнении операций Сд,Дл2,Дл3,Дл4 и Нр1 / /нормализация влево/ импульсом И2 через клапаны 38,30 и собирательную схему 35 по единичному сеточному входу. При Нр 1 переброс триггера 31, а следовательно, и выработка импульсов сдвига возможны только в том случае, если в начале операции содержимое 35-го разряда сумматора не совпадает с триггером знака. В противном случае высокий уровень на выходе собирательной схемы 44,инвертируясь, закрывает клапан 38, триггер не перебрасывается и импульсы сдвига А5 не вырабатываются.

Вырабатываемые импульсы сдвига А5, сформированные серией 50 в клапане 25, по объединенному сеточному входу перебрасывают младший разряд счетчика. Поскольку на счетчике при выполнении операций Ум1,Ум2,Сд,Ср,Вд,Фр был записан код числа, соответствующий числу необходимых импульсов сдвига,то последний импульс сдвига С50 сбросит счетчик из положения 111111 в положение 000000. Импульс переноса при этом по единичному сеточному входу перебросит триггер 24, а ближайший задний фронт серии С120 возвратит триггер 24 в первоначальное положение. Сформированный на единичном аноде триггера 24 сигнал перебрасывает триггер 31, прекращая дальнейшую выработку импульсов сдвига. Кроме того,при выполнении операций Ум1, Ум2,Ср,Вд и Фр сформированный на триггере 24 сигнал открывает клапан 14 и через усилитель 11 вновь открывает клапаны занесения числа "9" на счетчик для выработки последующих девяток импульсов сдвига.

При выполнении операции Сд в счетчик добавляется единица через клапан 23, преобразующая константу сдвига в счетчике в дополнительный код. Если константа сдвига равна нулю, то при добавлении 1 в младший разряд счетчика со старшего разряда возникает импульс переноса. Сигнал с единичного анода триггера 24 перебрасывает блокирующий триггер 19, низкий уровень с нулевого анода которого перекрывает доступ серии С120 на усилитель 28.

При выполнении второго такта нормализации /случай нормализации вправо/ в младший разряд сброшенного счетчика заносится единица, которая в дальнейшем играет роль константы нормализации.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Триггер К служит для выработки сигналов А7 и $\overline{А7}$, определяющих направление сдвига, направление нормализации и случай деления равных чисел. Сигналы А7 и $\overline{А7}$ снимаются с выходных каскадов усилителя 52, в качестве которых используются ячейки типа И-2. Занесение на триггер К по единичному сеточному входу производится:

1. при операции Сд в случае отрицательной константы в сумматоре импульсом И1 через клапан 53;

2. в первом такте операции нормализации импульсом И1 через схемы 47 или 48 в том случае, если содержимое знакового разряда сумматора не совпадает с разрядом переполнения сумматора;

3. по высокому уровню сигнала анализа сумматора на "-0", вырабатываемому в блоке 10 импульсом И5 и подаваемому на клемму 1У-12 ячейки Сх-110.

Сигналы занесения на триггер К собираются схемой 49, формируются С100, по заднему фронту которой в этих случаях и устанавливается единичное положение триггера К.

Блок выработки сигналов операций (18)

Принципиально-монтажная схема блока сигналов операций приведена на рис. 8.68.

Одиночные сигналы операций вырабатываются в блоке дешифратора команд устройства управления. Сигналы операций, используемые в работе арифметического устройства, поступают на входы ячейки Сх-112, или непосредственно на магистрали, служащие для разводки сигналов операций по арифметическому устройству.

Ячейка Сх-112 представляет собой многоступенчатую собирательную схему /см.рис.8.74/, с помощью которой производится выработка объединенных сигналов операций, определенные комбинации которых необходимы для работы блоков арифметического устройства. С выходов ячейки Сх-112 объединенные сигналы операций поступают на магистрали, расположенные в верхней части вдоль всей машины.

На принципиально-монтажной схеме блока 18 показаны

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

условно изобра-
а также все уси-
для выработки
акже условное де-

оманд, ячейкой
вания сигналов

ческого

этой ячейки
а в виде нетипо-
смонтированы без-
ми разрядами мас-

этой ячейки
на в виде нетипо-
монтирована схема
01/, схема управ-
матора и регистра
ки частного /блок

этой ячейки изоб-
виде нетиповой
тирована схема
к 02/; схема ок-
переноса /блок 12/;
сумматора /блок

а этой ячейки изоб-
виде нетиповой четы-
ана схема выработ-
ка триггер К

этой ячейки изоб-
виде нетиповой че-
рована схема управ-
управления пере-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Схем с таблицы.
Врио конструктор ПБ-2 СКБ
(Фамил.) (подпись) (дата) (Фамил.).

(Подпись) (дата) (инв.№)

Главный конструктор машины „Урал"
(Разраб.) (подпись) (дата) (Разраб.)

11	Диод-Д231	Диод КД221-2-10	5	ЕУ0.336.000
10	Кнп-Кнп	Соединитель 2РМ-14Г1Г1В1В2	2	ФЧ2.035.000
9	Д311-Д316	Диод Д223А ЭЛ	15	
8	Д315-Д320	Диод Д9Б гр 331	7	
7	Д321-Д326	Диод Д9Б гр 341	2	
6	Д327-Д332	Диод КД212Б-2-10	37	ЕУ0.336.000
5	Д333-Д338	Диод Д9Б гр 333	32	
4	Микросхема	Преобразователь ПТК-1Б2А-102-1	2	ЕУ0.347.000
3	R3, R4, R5, R6	Сопротивление МЛТ-0,125-1,0 кОм ± 5%	4	ЕУ0.467.000
2	R1	Сопротивление МЛТ-0,125-0,1 кОм ± 5%	1	ЕУ0.467.000
1	R2	Сопротивление С2-33Н-0,25-1,5 кОм ± 5%	1	ЕУ0.467.000
Поз.	Обозначение	Наименование	Кол.	Материал / Примечание
	Перечень эл.			
	Документация			

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ЕЭ2ВН100/1ПФ



9	Эл, Эл2, Эл3, Эл4	Диод КЦ105Е-20	9	ВТУ61-61	
8	Э1÷Э25	Диод Д4 гр.331	9		
7	Э1, Э18, Э26, Э30	Диод КЦ105Е-20	4	ВТУ61-61	
6	Э1, Э4, Э8, Э12	Диод Д-4 гр. 331	12		Л31÷Л34
5	458902О	Линия задержки Л3-375-14	4		
4	С1-С7	Конденсатор КБГИ-200-001-II	7	ГОСТ 6112-52 ГОСТ 5888-52	
3	R6, R7, R11, R16	Сопротивление ВС-0,5-1-0,18-II	4		
2	R1-R5	Сопротивление ВС-1-1-39000-II	3	ГОСТ 5888-52	
1	R8, R9, R12-R15 с R14	Сопротивление ВС-0,5-1-0,18-II	5	ГОСТ 5888-52 ОСТ 11 0.060.062	
№ п/п	Обозначение НИБ	Наименование	кол.		Примечание НИБ

Ревистан°											
Утвердил:											
Разраб.	Питова		Литер	Масса	Масштаб	Ячейка Сх.109					
Провер.	Лобов										
Нач.отд.	Неверский		Утверд.			Схема принципиальная электрическая					
Н.контр.	Бирюков		Утверд.								
Утверд.	Антонов		Утверд.								

ФЦ100148 Сх.9

Литера	Лист 1	Всего листов
А		

Снят с подлинника
Верно: конструктор КБ-2 СКБ (Фомина)

Рис. 8.71

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ЕЭ98Ч/00/Чф



Главный конструктор машины „Урал"
(Рамеев) I-III-57г. /Рамеев Б.И./

№ п/п	Обозначение НИБ	Наименование	Кол.	Материал	Примечание
9	Эл4, Эл9, Эл10, Эл16	Диод КВМП2-20	9	ВТУ61-51	
8	Э17÷Э25	Диод Д4 гр.331	9		
7	Э1, Э18, Эл30	Диод КВМП-2-20	4	ЗТУ51-51	
6	Э1, Э4, Э8, Э12	Диод-Д-4 гр.331	12		
5	4569020	Линия задержки ЛЗ-375-14	4		Л3₁÷Л3₄
4	С1-С7	Конденсатор К61-И-200-001-II	7	ГОСТ 6112-52	
3	R6, R7, R11, R16	Сопротивление Вс-0,5-1-0,18-II	4	ГОСТ 6568-53	
2	R1-R5	Сопротивление Вс-1-1-39000-II	3	ГОСТ 6568-53	
1	R8, R9, R12, R13, R14, R15	Сопротивление Вс-0,5-1-0,18-II	5	ГОСТ 6568-53	

Регистр№															
Утвердил:															
Изм.	кол.	№ докум.	Подпись	Дата	Изм.	кол.	№ докум.	Подпись	Дата						
Разраб.	Титова	Титова	2.8.57												
Пров.	Лобов	Лобов	2.8.57												
Нач.лаб.	Невский	Невский	2.8.57												
Нач.к.б.															
Н.контр.	Бирюков	Бирюков													
Утвердил	Антонов	Антонов													

Ячейка Сх.109
Схема принципиальная электрическая

ф4/100148 Сх.9

Литера А | Лист 1 | Листов 1

(Невский 24-7-57г.)

Снят с подлинника
Верно: конструктор КБ-2 СКБ (Фомина/.

Рис. 8.71

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ЕСЛБ5100149Ф



Рис. 8.72

Главный конструктор машины "Урал" (Ратнев) 18.01г /Ратнев Б.И./

Снят с подлинника Ведущ. конструктор КБ-2 СКБ (Кисляев) /Кисляев/ 24.12.77г.

(Новый) 24.12.77г.

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.73

Главный конструктор машины "Урал"
(Галеев) 18.57г. (Галеев Б.Ш.)

Схем с главницы
Верно: конструктор КБ-2 СКБ
(Киселев) 24.7.57г.

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ЕКЭВС1100Ч Ф.



Рис.8.73

Главный конструктор машины "Урал"
(Ратеев) 1.8.71г. (Ратеев В.Ш.)

Схем с главинчика
Верно: конструктор КБ-2 СКБ
(Киселев) 21.7.71г.

5	Вв	Сопротивление ВС-0,5-1500-5-А	1		
6	Д7÷Д10	Диод Д-4 гр.231	3		
7	Д11÷Д20	Диод КД221-2-20	63		
8	Д21÷Д41	Диод Д7-Б	93		
1	В1÷В23	Сопротивление ВС-0,5-1000-5-А	27		

Разраб.	Ратеев		Ячейка СЧ.III	Лит.	Масса	Масштаб
Пров.	Киселев		Схема принципиальная электрическая			
Т.контр.				Лист	Листов 1	
Н.контр.						
Утв.						

Инв.№ подл. | Подпись и дата | Взам.инв.№ | Инв.№ дубл. | Подпись и дата

Ф 4100138 Сх.Э

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.74

Рис. 8.7 Электрическая

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.75

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

писью /блок 08/.

Ячейка Сх-112. Принципиальная схема этой ячейки изображена на рис. 8.74. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована собирательная схема сигналов операций блока 18.

Ячейка Сх-113. Принципиальная схема этой ячейки изображена на рис. 8.75. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема выработки сигналов сброса и сдвига сумматора и регистра частного /блок 06/, схема выработки сигналов сброса и сдвига регистра /блок 07/, схема сброса триггера ω и триггера φ /блок 01/.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

О Г Л А В Л Е Н И Е

Г Л А В А 7

Взаимодействие основных блоков машины и временные диаграммы основных сигналов 3

7.I Взаимодействие основных блоков машины 3

7.2 Временные диаграммы основных сигналов I2

Г Л А В А 8

Арифметическое устройство I9

8.I Назначение и состав I9

8.2 Основные сигналы, используемые в арифметическом устройстве 2I

8.3 Выполнение операций по укрупненной блок-схеме арифметического устройства 26

8.4 Функциональные схемы блоков арифметического устройства 67

8.5 Выполнение операций по общей функциональной схеме арифметического устройства II2

8.6 Принципиально-монтажные схемы блоков арифметического устройства I59

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Заказ № 201-493. 12/XII 1957 г. Уч.-изд.л.12,80. Тираж 300 экз.
ГОСНИТИ, Москва, Лопатин, п/я 782.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Заказ № 201-493. 12/XII 1957 г. Уч.-изд.л.12,80. Тираж 300 экз.
ГОСНИТИ, Москва, поттамт, п/я 782.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

выходные колодки дешифратора команд УУ, условно изображены разъемы ячейки Сх-112, магистрали, а также все усилители, относящиеся к АУ, также служащие для выработки сигналов операций. На схеме приведено также условное деление на стойки.

Все соединения между дешифраторам команд, ячейкой Сх-112, магистралями и местами использования сигналов операций выполнены жгутами.

Схемы нетиповых ячеек арифметического устройства

Ячейка Сх-107. Принципиальная схема этой ячейки изображена на рис.8.69. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтированы безламповые схемы управления двумя соседними разрядами массовых каналов АУ /блок 10/.

Ячейка Сх-108. Принципиальная схема этой ячейки изображена на рис. 8.70. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема выработки φ, схема выработки ω / блок 01/, схема управления разрядами знака, переполнения сумматора и регистра знака / блок 09/, а также схема выработки частного /блок 05/.

Ячейка Сх-109. Принципиальная схема этой ячейки изображена на рис.8.71. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема сравнения, выделения и формирования /блок 02/; схема округления /блок 04/; схема циклического переноса /блок 12/; линии задержки дополнительных разрядов сумматора /блок 11/.

Ячейка Сх-110 . Принципиальная схема этой ячейки изображена на рис.8.72. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема выработки импульсом сдвига и схема занесения на триггер К /блок 17/.

Ячейка Сх-111. Принципиальная схема этой ячейки изображена на рис.8.73. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема управления триггером знака /блок 13/ и схема управления пере-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

выходные колодки дешифратора команд УУ,условно изображены разъемы ячейки Сх-112, магистрали, а также все усилители,относящиеся к АУ, такие служащие для выработки сигналов операций. На схеме приведено также условное деление на стойки.

Все соединения между дешифраторам команд, ячейкой Сх-112, магистралями и местами использования сигналов операций выполнены жгутами.

Схемы нетиповых ячеек арифметического устройства

Ячейка Сх-107. Принципиальная схема этой ячейки изображена на рис.8.69. Ячейка выполнена в виде нетиповой четырехразъемной ячейки,в которой смонтированы безламповые схемы управления двумя соседними разрядами массовых каналов АУ /блок 10/.

Ячейка Сх-108. Принципиальная схема этой ячейки изображена на рис. 8.70. Ячейка выполнена в виде нетиповой четырехразъемной ячейки,в которой смонтирована схема выработки φ ,схема выработки ω / блок 01/, схема управления разрядами знака, переполнения сумматора и регистра знака / блок 09/, а также схема выработки частного /блок 05/.

Ячейка Сх-109. Принципиальная схема этой ячейки изображена на рис.8.71. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема сравнения,выделения и формирования /блок 02/; схема округления /блок 04/; схема циклического переноса /блок 12/; линии задержки дополнительных разрядов сумматора /блок 11/.

Ячейка Сх-110 . Принципиальная схема этой ячейки изображена на рис.8.72. Ячейка выполнена в виде нетиповой четырехразъемной ячейки,в которой смонтирована схема выработки импульсом сдвига и схема занесения на триггер К /блок 17/.

Ячейка Сх-111. Принципиальная схема этой ячейки изображена на рис.8.73. Ячейка выполнена в виде нетиповой четырехразъемной ячейки, в которой смонтирована схема управления триггером знака /блок 13/ и схема управления пере-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

б/ при выполнении операций Сд,Дл2,Дл3,Дл4 и Нр1 / /нормализация влево/ импульсом И2 через клапаны 38,30 и собирательную схему 35 по единичному сеточному входу. При Нр 1 переброс триггера 31, а следовательно, и выработка импульсов сдвига возможны только в том случае, если в начале операции содержимое 35-го разряда сумматора не совпадает с триггером знака. В противном случае высокий уровень на выходе собирательной схемы 44, инвертируясь, закрывает клапан 38, триггер не перебрасывается и импульсы сдвига А5 не вырабатываются.

Вырабатываемые импульсы сдвига А5, сформированные серией 50 в клапане 25, по объединенному сеточному входу перебрасывают младший разряд счетчика. Поскольку на счетчике при выполнении операций Ум1,Ум2,Сд,Ср,Вд,Фр был записан код числа, соответствующий числу необходимых импульсов сдвига, то последний импульс сдвига С50 сбросит счетчик из положения 111111 в положение 000000. Импульс переноса при этом по единичному сеточному входу перебросит триггер 24, а ближайший задний фронт серии С120 возвратит триггер 24 в первоначальное положение. Сформированный на единичном аноде триггера 24 сигнал перебрасывает триггер 31, прекращая дальнейшую выработку импульсов сдвига. Кроме того, при выполнении операций Ум1, Ум2,Ср,Вд и Фр сформированный на триггере 24 сигнал открывает клапан 14 и через усилитель 11 вновь открывает клапаны занесения числа "9" на счетчик для выработки последующих девяток импульсов сдвига.

При выполнении операции Сд в счетчик добавляется единица через клапан 23, преобразующая константу сдвига в счетчике в дополнительный код. Если константа сдвига равна нулю, то при добавлении 1 в младший разряд счетчика со старшего разряда возникает импульс переноса. Сигнал с единичного анода триггера 24 перебрасывает блокирующий триггер 19, низкий уровень с нулевого анода которого перекрывает доступ серии С120 на усилитель 28.

При выполнении второго такта нормализации /случай нормализации вправо/ в младший разряд сброшенного счетчика заносится единица, которая в дальнейшем играет роль константы нормализации.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

б/ при выполнении операций Сд,Дл2,Дл3,Дл4 и Нр1 / /нормализация влево/ импульсом И2 через клапаны 38,30 и собирательную схему 35 по единичному сеточному входу. При Нр 1 переброс триггера 31, а следовательно, и выработка импульсов сдвига возможны только в том случае, если в начале операции содержимое 35-го разряда сумматора не совпадает с триггером знака. В противном случае высокий уровень на выходе собирательной схемы 44,инвертируясь, закрывает клапан 38, триггер не перебрасывается и импульсы сдвига А5 не вырабатываются.

Вырабатываемые импульсы сдвига А5, сформированные серией 50 в клапане 25, по объединенному сеточному входу перебрасывают младший разряд счетчика. Поскольку на счетчике при выполнении операций Ум1,Ум2,Сд,Ср,Вд,Фр был записан код числа, соответствующий числу необходимых импульсов сдвига,то последний импульс сдвига С50 сбросит счетчик из положения 111111 в положение 000000. Импульс переноса при этом по единичному сеточному входу перебросит триггер 24, а ближайший задний фронт серии С120 возвратит триггер 24 в первоначальное положение. Сформированный на единичном аноде триггера 24 сигнал перебрасывает триггер 31, прекращая дальнейшую выработку импульсов сдвига. Кроме того,при выполнении операций Ум1, Ум2,Ср,Вд и Фр сформированный на триггере 24 сигнал открывает клапан 14 и через усилитель 11 вновь открывает клапаны занесения числа "9" на счетчик для выработки последующих девяток импульсов сдвига.

При выполнении операции Сд в счетчик добавляется единица через клапан 23, преобразующая константу сдвига в счетчике в дополнительный код. Если константа сдвига равна нулю, то при добавлении 1 в младший разряд счетчика со старшего разряда возникает импульс переноса. Сигнал с единичного анода триггера 24 перебрасывает блокирующий триггер 19, низкий уровень с нулевого анода которого перекрывает доступ серии С120 на усилитель 28.

При выполнении второго такта нормализации /случай нормализации вправо/ в младший разряд сброшенного счетчика заносится единица, которая в дальнейшем играет роль константы нормализации.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

го такта нормализации. Однако и в этом случае, если в результате выполнения первого такта выработался сигнал $\bar{w}=1$, то сброс производится.

На объединенные анодные входы ячеек Т-2 счетчика 25 заносятся числа дополнительным кодом с тем, чтобы на выходе переноса старшего разряда счетчика получить необходимое количество импульсов сдвига.

Схема занесения чисел на счетчик смонтирована в нетиповой 4-х разъемной ячейке Сх-110.

Клапаны 10 заносят на счетчик схемы комбинацию 110111, что соответствует числу "9" в дополнительном коде, необходимому для выработки импульсов сдвига при операциях Ум1, Ум2, Ср, Вд, Фр. Сигнал занесения вырабатывается усилителем 11. Занесение производится импульсом И1 через клапан 13 для выработки первых 9-ти импульсов сдвига и сигналом с единичного выхода триггера 24 для выработки последующих девяток.

Клапаны 04 заносят на счетчик схемы комбинацию 011100, что соответствует числу 36 в дополнительном коде, необходимому для выработки импульсов сдвига при выполнении второго, третьего и четвертого тактов операции деления. Сигнал занесения вырабатывается усилителем 05. Занесение числа 36 производится импульсом И1 через клапан 06.

Перепись на счетчик содержимого сумматора с 19-го по 24-й разряд /константа сдвига/ происходит через клапаны прямого кода 03 или через клапаны обратного кода 09. Сигналы, управляющие занесением, вырабатываются усилителями 02 и 08. Кодом переписи управляют сигналы А2 и $\bar{A2}$ через клапаны 01 и 07, смонтированные также в ячейке Сх110. Сопротивления клапанов 03 соединяются с единичными анодами соответствующих разрядов сумматора, сопротивления клапанов 09- с нулевыми анодами. Занесение константы сдвига на счетчик производится импульсом И1 при выполнении операции Сд. Все клапаны управляющие занесением-на положительные сигналы.

Сигналы занесения на выходах собирательных схем 15 формируются сигналами серии 120. Запись на счетчик производится по заднему фронту этой серии. Для обеспечения требуемого схемами фронта, серия С120 поступает на форми-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

го такта нормализации. Однако и в этом случае, если в результате выполнения первого такта выработался сигнал $\bar{W}=1$, то сброс производится.

На объединенные анодные входы ячеек Т-2 счетчика 25 заносятся числа дополнительным кодом с тем, чтобы на выходе переноса старшего разряда счетчика получить необходимое количество импульсов сдвига.

Схема занесения чисел на счетчик смонтирована в нетиповой 4-х разъемной ячейке Сх-110.

Клапаны 10 заносят на счетчик схемы комбинацию 110111, что соответствует числу "9" в дополнительном коде, необходимому для выработки импульсов сдвига при операциях Ум1, Ум2, Ср, Вд, Фр. Сигнал занесения вырабатывается усилителем 11. Занесение производится импульсом И1 через клапан 13 для выработки первых 9-ти импульсов сдвига и сигналом с единичного выхода триггера 24 для выработки последующих девяти.

Клапаны 04 заносят на счетчик схемы комбинацию 011100, что соответствует числу 36 в дополнительном коде, необходимому для выработки импульсов сдвига при выполнении второго, третьего и четвертого тактов операции деления. Сигнал занесения вырабатывается усилителем 05. Занесение числа 36 производится импульсом И1 через клапан 06.

Перепись на счетчик содержимого сумматора с 19-го по 24-й разряд /константа сдвига/ происходит через клапаны прямого кода 03 или через клапаны обратного кода 09. Сигналы, управляющие занесением, вырабатываются усилителями 02 и 08. Кодом переписи управляют сигналы А2 и $\bar{A2}$ через клапаны 01 и 07, смонтированные также в ячейке Сх-110. Сопротивления клапанов 03 соединяются с единичными анодами соответствующих разрядов сумматора, сопротивления клапанов 09- с нулевыми анодами. Занесение константы сдвига на счетчик производится импульсом И1 при выполнении операции Сд. Все клапаны управляющие занесением-на положительные сигналы.

Сигналы занесения на выходах собирательных схем 15 формируются сигналами серии 120. Запись на счетчик производится по заднему фронту этой серии. Для обеспечения требуемого схемами фронта, серия С120 поступает на форми-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Счетчик разворота 16,17 сбрасывается либо импульсом И1 через клапан 24, либо сигналом СЛ через клапан 26.Сигналы сброса поступают на формирователь Ф-3,с выхода которого подаются на входы сброса счетчика разворота. Таким образом, в момент прихода одиночного импульса серии 120, выработанного по первому сигналу Б2 /либо М3/, счетчик разворота находится всегда в нулевом положении, и отрицательный одиночный импульс С120 проходит на выход 10 избирательной схемы /Сх-104/,а затем, инвертируясь усилителем 01 /ячейка типа Ф-5/, открывает клапан переписи первой девятки в блоке разворота на регистр. К моменту прихода второго одиночного сигнала С120 счетчик разворота окажется в положении 01, поэтому импульс переписи окажется на выходе усилителя 02 и т.д.

В блок 16 включена также схема выработки одиночного импульса С120 по заднему фронту сигнала СЛ /триггеры 08 и 09, клапан 10 и инвертор 11/. Сигналы СЛ поступают на единичный вход триггера 09. Одиночный импульс снимается с нулевого анода триггера 08 и,проходя собирательную схему 30 на отрицательные сигналы,поступает на инвертор 05, с выхода которого положительный сигнал идет в схему сброса сумматора и в схему управления переписи содержимого регистра на сумматор. Кроме того,задним фронтом одиночного импульса через дифференцирующую схему 06 и усилитель 07 осуществляется сброс регистра.

Такую же роль,как одиночный импульс серии С120 при выполнении групповых операций, играет импульс И2 при операции Вч2, проходящий через клапан 32, инвертор 31 и собирательную схему 30.

Блок выработки импульсов сдвига (17)

Принципиально-монтажная схема блока 17 приведена на рис.8.67.

Блок включает в себя схему выработки импульсов сдвига и схему триггера К .

Сброс счетчика 25, триггера К и блокирующего триггера 31 производится импульсом И1 с анода усилителя 37 /ячейка типа Ф-5/. Импульс И1 на вход усилителя 37 поступает через схему 42 всегда, кроме случая выполнения второ-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.65

Этот блок предназначен для
налов разворота, открывающ
гистр по подготовительным
В схеме управления разв
мо выработать одиночный им
заднему фронту сигнала Б2.
схемы выработки одиночного
2-х триггеров типа Т-1 18
и клапана 21.
При выполнении всех операц
товительный сигнал НМБ Б2,
бирательную схему 29 и кла
том триггер 20 схемы выраб
выполнении операций Ср,Вд
водится сигналами Б1 незав
через собирательную схему
объединенных сигналов опер
Запуск триггера 20 при вы
дится по объединенному ано
единичном положении тригге
высоким уровнем напряжения
Поэтому ближайший передний
мый инвертором 22, вновь в
триггера по нулевому сеточ
с триггера 20 по единично
второй триггер 18, которы
уже задним фронтом серии С
Выделяемый на аноде тригге
С120 через инвертор 15 нап
импульсов сдвига, для синхр
налов А5.
Сигнал с анодного делителя
ресчет счетчика разворота
задним фронтом одиночного
одиночный импульс серии С1
Сл1, Сл2, Вч1, Вч2, См, Дл1,
14 и через инвертор 2И-1
тельной схемы 12, а также
выработки сигнала сброса в
фронту.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

/смонтированы в 2-х ячейках типа Сх-105/, направление включения которых выбрано с таким учётом,чтобы производить сдвиг содержимого входного сдвигателя в сторону старших разрядов. Импульсы переноса со старшего разряда входного сдвигателя при сдвиге запускают по единичному сеточному входу триггер 07. Сброс триггера 07 производится задним фронтом серии С120 по нулевому сеточному входу.

Сигналы, сформированные на единичном и нулевом анодах регистра поступают в схему сравнения,выделения, формирования, а через инвертор типа 2И-3 в блок триггера знака для переписи знака множителя в триггер знака,а остальных разрядов -в схему управления переписью.

Сброс и сдвиг входного сдвигателя производится по общей шине сброса сигналами, выработанными блоком сброса и сдвига входного сдвигателя 15.

Для уменьшения нагрузки триггерные ячейки входного сдвигателя развязаны инверторами типа 2И-3, сигналы с выходов которых поступают на управляющие входы клапанов разворота на регистр /02,03,04,05,06/, собранные на ячейках типа Сх-101-3. Каждая ячейка клапанов осуществляет управление переписью одного разряда входного сдвигателя на соответствующие разряды регистра. Так, например,сигнал переписи первой девятки /клемма 10/ переписывает содержимое третьего разряда входного сдвигателя на 30-й разряд регистра; сигнал переписи второй девятки /клемма 09/-на 21 разряд регистра; третьей девятки /клемма 03/--на 12 разряд регистра, четвертой девятки /клемма 04/ -на 3 разряд регистра. Сигналы переписи каждой девятки вырабатываются в блоке управления разворотом на регистр /16/.

Выходы клапанов разворота /собирательные диоды находятся внутри схемы Сх-101-3/ подаются на входные магистрали регистра 030-01 ÷ 032-06, имеющие разрыв в середине третьей стойки /на схеме обозначены левые и правые/.

Выход знакового разряда через усилитель 01 /типа 2И-1/ подается в блок триггера знака и через сопротивление 180 ком- на знаковую магистраль разворота, которая используется при выполнении групповых операций переписи.

Клапаны переписи адресной части регистра команд 11 на



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

обратное сопротивление диода. Поэтому длительность заднего фронта оказывается достаточно велика, и не может оказывать воздействия на работу сумматора.

Импульс переноса на первый разряд сумматора может поступать либо со знакового разряда сумматора при выполнении операций Дл2, Дл3 и Пр2 через клапан циклического переноса 10, либо с 6-го разряда дополнительного сумматора во всех остальных случаях через клапан 12. Сигналы переноса с выходов клапанов 10 и 12 приходят собирательную схему, в качестве которой применена собирательная схема на ячейках типа 2И-3 с общим анодным сопротивлением. Применение обычной собирательной схемы в данном случае невозможно, так как необходимо пропускать короткие по длительности сигналы. С выхода ламповой собирательной схемы импульсы переноса инвертируются для сохранения фазы и через схему задержки поступают на объединенный сеточный вход первого разряда сумматора.

Схема циклического переноса со знакового разряда сумматора на первый разряд дополнительного сумматора при операциях Сл1, Вч1, Пч2, Ум1, Ум2, Дл1, Сч ничем не отличается от выше рассмотренной схемы. Импульсы переноса с 30-го разряда регистра частного поступают в ламповую собирательную схему не клапанируясь, так как могут возникать лишь при выполнении второго и третьего тактов деления.

Блок триггера знака (13)

Принципиально-монтажная схема блока 13 приведена на рис. 8.63.

Блок включает в себя триггер знака 05, схему сброса и схему занесения на триггер знака.

Выход триггера знака 05 подключен к трехкаскадному усилителю, с выходов которого снимаются сигналы А1 и $\bar{А1}$. В качестве выходных каскадов применены ячейки типа И-2, каскад предварительного усиления выполнен на ячейке типа 2И-3.

Схема сброса триггера знака представляет собой уже часто встречающуюся в описании АУ схему смешанного типа

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

обратное сопротивление диода. Поэтому длительность заднего фронта оказывается достаточно велика, и не может оказывать воздействия на работу сумматора.

Импульс переноса на первый разряд сумматора может поступать либо со знакового разряда сумматора при выполнении операций Дл2, Дл3 и Нр2 через клапан циклического переноса 10, либо с 6-го разряда дополнительного сумматора во всех остальных случаях через клапан 12. Сигналы переноса с выходов клапанов 10 и 12 проходят собирательную схему, в качестве которой применена собирательная схема на ячейках типа 2И-3 с общим анодным сопротивлением. Применение обычной собирательной схемы в данном случае невозможно, так как необходимо пропускать короткие по длительности сигналы. С выхода ламповой собирательной схемы импульсы переноса инвертируются для сохранения фазы и через схему задержки поступают на объединенный сеточный вход первого разряда сумматора.

Схема циклического переноса со знакового разряда сумматора на первый разряд дополнительного сумматора при операциях Сл1, Вч1, Вч2, Ум1, Ум2, Дл1, См ничем не отличается от выше рассмотренной схемы. Импульсы переноса с 30-го разряда регистра частного поступают в ламповую собирательную схему не клапанируясь, так как могут возникать лишь при выполнении второго и третьего тактов деления.

Блок триггера знака (13)

Принципиально-монтажная схема блока 13 приведена на рис. 8.63.

Блок включает в себя триггер знака 05, схему сброса и схему занесения на триггер знака.

Выход триггера знака 05 подключен к трехкаскадному усилителю, с выходов которого снимаются сигналы А1 и $\bar{А1}$. В качестве выходных каскадов применены ячейки типа И-2, каскад предварительного усиления выполнен на ячейке типа 2И-3.

Схема сброса триггера знака представляет собой уже часто встречающуюся в описании АУ схему смешанного типа

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

разрядов регистра на соответствующие разряды сумматора.

Сброс и сдвиг дополнительных разрядов регистра объединен с регистром, а сброс и сдвиг дополнительных разрядов сумматора- с регистром частного.

Для уменьшения нагрузки на триггерные ячейки дополнительного сумматора линии задержки включены через развязывающие инверторы типа 2И-3. Такое включение линий задержек обеспечивает надежную работу триггерных ячеек в режиме суммирования. Линии задержки в регистре подключаются к средним точкам делителей единичных анодов триггеров, так как режим суммирования в регистре невозможен, а в остальных режимах такое включение обеспечивает надежную работу.

Перенос в дополнительных разрядах регистра должен производиться от более старшего разряда к более младшему, а перенос в дополнительных разрядах сумматора от младшего к старшему;в соответствии с этим выбрано направление включения линий задержек.

Перепись содержимого сумматора на регистр производится с помощью клапанов так же, как в блоке 10. Управляющие магистрали клапанов прямого и обратного кодов общие как для основного сумматора, так и для дополнительных разрядов. Клапаны переписи смонтированы в трех ячейках типа Сх-101-1. На выход каждой схемы подключены купроксные диоды, осуществляющие блокировку переписи при выполнении второго и третьего тактов операции деления. Для этой цели объединенные катоды этих диодов подключены к шине, на которой при выполнении Дл2 и Дл3 устанавливается низкий уровень напряжения.

Для уменьшения ложных сигналов на выход схем включается сопротивление 1,5 мгом на землю и в качестве формирующих клапанов применена цепочка из 2-х последовательно включенных диодов повышенной группы.

На входе 6-го разряда дополнительного сумматора производится блокировка переписи при округлении отрицательного результата умножения.

При округлении результата умножения необходимо сбрасывать дополнительные разряды сумматора либо в положение 000000, либо записывать в них код 111111. Для этой цели наружным монтажом смонтированы дополнительные цепочки

Главный конструктор (Рамеев) 25.7.57г.
Схема принципиально-монтажная арифметического устройства Блок N12

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Поскольку полезный перепад напряжения, снимаемый со схемы анализа не превышает 25÷30 в., то с выхода клапана сигнал в триггер К поступает через двухкаскадный усилитель 32 /первый каскад - типа 2И-1, второй -типа 2И-3/. Аналогично схеме анализа сумматора на "-0" построена схема анализа регистра на "+0". Диоды Д54 и Д47 объединяются через выход П-06, и точно также группы по четыре диода подключаются к общей магистрали анализа регистра через диоды, смонтированные наружным монтажом. Выходной клапан схемы анализа регистра на "+0" рассмотрен в блоке 01.

Назначение всех магистралей, объединяющих массовые каналы АУ, следующее:

1. Магистрали 027-06, 028-01, 028-02, 028-03 являются магистралями сигналов Б3, Б4, Б5, Б6, разрешающими перепись соответственно первой, второй, третьей и четвертой девяток сумматора на выходной регистр.

2. Магистрали с 028-04 по 029-06 являются числовыми магистралями на выходной регистр соответственно с 9-го по первый разряд. На эти магистрали подключаются выходы клапанов переписи содержимого сумматора на выходной регистр /клеммы 1-08 и 1-05 ячеек Сх-107/.

3. Магистрали с 030-01 по 032-06 являются входными магистралями чисел на регистр АУ. В середине третьей стойки магистрали разорваны; на левую часть подаются сигналы записи с 36-го по 19-й разряды регистра, на правую - с 18-го по 1-й разряды. В третьей стойке также производится подключение магистралей к выходам клапанов разворота информации на регистр /блок 14/.

4. Три магистрали сброса и сдвига сумматора, регистра, регистра частного, объединяют 8-е клеммы всех триггеров этих элементов. Сигналы сброса и сдвига, поступающие на эти магистрали, вырабатываются в рассмотренных выше блоках 06 и 07.

5. Магистрали, управляющие работой массовых каналов АУ:

а/ магистраль управления переписью на выходной регистр через клапаны прямого кода /объединяет клеммы П-10 всех ячеек Сх-107/;

б/ магистраль управления переписью на выходной регистр через клапаны обратного кода /объединяет клеммы П-09 всех



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Поскольку полезный перепад напряжения, снимаемый со схемы анализа не превышает 25÷30 в., то с выхода клапана сигнал в триггер К поступает через двухкаскадный усилитель 32 /первый каскад - типа 2И-1, второй -типа 2И-3/. Аналогично схеме анализа сумматора на "-0" построена схема анализа регистра на "+0". Диоды Д54 и Д47 объединяются через выход П-06, и точно также группы по четыре диода подключаются к общей магистрали анализа регистра через диоды, смонтированные наружным монтажом. Выходной клапан схемы анализа регистра на "+0" рассмотрен в блоке 01.

Назначение всех магистралей, объединяющих массовые каналы АУ, следующее:

1. Магистрали 027-06, 028-01, 028-02, 028-03 являются магистралями сигналов Б3, Б4, Б5, Б6, разрешающими перепись соответственно первой, второй, третьей и четвертой девяток сумматора на выходной регистр.

2. Магистрали с 028-04 по 029-06 являются числовыми магистралями на выходной регистр соответственно с 9-го по первый разряд. На эти магистрали подключаются выходы клапанов переписи содержимого сумматора на выходной регистр /клеммы 1-08 и 1-05 ячеек Сх-107/.

3. Магистрали с 030-01 по 032-06 являются входными магистралями чисел на регистр АУ. В середине третьей стойки магистрали разорваны; на левую часть подаются сигналы записи с 36-го по 19-й разряды регистра, на правую - с 18-го по 1-й разряды. В третьей стойке также производится подключение магистралей к выходам клапанов разворота информации на регистр /блок 14/.

4. Три магистрали сброса и сдвига сумматора, регистра, регистра частного, объединяют 8-е клеммы всех триггеров этих элементов. Сигналы сброса и сдвига, поступающие на эти магистрали, вырабатываются в рассмотренных выше блоках 06 и 07.

5. Магистрали, управляющие работой массовых каналов АУ:

а/ магистраль управления переписью на выходной регистр через клапаны прямого кода /объединяет клеммы П-10 всех ячеек Сх-107/;

б/ магистраль управления переписью на выходной регистр через клапаны обратного кода /объединяет клеммы П-09 всех



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

монтажом /см.рис. 8.60/. Управляющие купроксные диоды данного клапана подключаются к общей магистрали, разрешающей перепись информации на регистр усиленным сигналом У2. Сопротивления 300 ком с помощью жгутовых соединений подключены к выходам соответствующих секций клавиатуры.

Перепись содержимого регистра на сумматор производится через клапаны прямого кода 18 и обратного кода 19, собирательную схему 16 и формирующий клапан 14 по С120. Управляющие диоды Д9 и Д10 клапана прямого кода переписи подключаются в управляющей магистрали клапанов прямого кода переписи /через контакт Ш-11/ и к единичному аноду регистра /через Ш-02/. Управляющие диоды Д11 и Д12 клапана обратного кода подключаются к управляющей магистрали клапанов обратного кода переписи /через контакт Ш-08/ и к нулевому аноду регистра /через Ш-03/. Величина сопротивления в клапанах выбрана из учета допустимой нагрузки триггерной ячейки регистра и требуемого времени нарастания сигнала на выходе.

Сигналы переписи с выхода 1-06 ячейки Сх107 поступают на объединенный анодный вход соответствующего сумматора.

Запись по анодным входам на регистр и на сумматор производится параллельно по всем разрядам задним фронтом С120. Для обеспечения надежной записи необходимо иметь сигналы записи, задний фронт которых был бы не более 1 микросекунды. Для этого формирующий сигнал серии должен иметь фронт порядка 0,5 -0,7 мксек.

Учитывая большую емкостную нагрузку /емкость магистралей, паразитную емкость мантажа, а также входную емкость дифференцирующих цепочек триггеров / для выработки С120 с такими фронтами применяется 4-х каскадный усилитель, с выходным каскадом на лампе типа 6Н5С /ячейка типа 2И-5/, причем для увеличения мощности обе половинки выходной лампы включены параллельно. Кроме того, усиление сигналов С120 для цепей занесения на регистр и на сумматор производится отдельными усилителями /соответственно У-27 и У-15/. Усиленная и отформированная серия С120 через соответствующие магистрали разводится по ячейкам Сх107.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Блок 10 включает в себя:

1. 37-ми разрядный сумматор вместе с разрядами знака и переполнения на ячейках типа Т-2.

2. 36-ти разрядный регистр с регистром знака на ячейках типа Т-2.

3. 30-ти разрядный регистр частного на ячейках типа Т-2.

4. Цепочку двойных инверторов типа 2И-3, необходимых для развязывания перегруженных триггерных ячеек сумматора. Двойной инвертор типа 2И-3 на старшем 35-м разряде сумматора играет роль усилителя, развязывающего единичный и нулевой выходы 35-го разряда и выдающего сигналы А4 и $\overline{А4}$.

5. Безламповые схемы, смонтированные в 18-ти нетиповых 4-х разъемных ячейках Сх-107, а также наружным монтажом.

6. Магистрали, объединяющие все массовые каналы АУ.

Схемы управления отдельными разрядами массовых каналов практически ничем не отличаются друг от друга, кроме коммутации с кодовыми и некоторыми управляющими магистралями, которая изображена на рис. 8.60.

Так как в одной ячейке Сх-107 смонтированы схемы управления двумя разрядами массовых каналов, то входные и выходные клеммы для чётного и нечётного номеров массовых каналов отличаются друг от друга.

Отличие от остальных разрядов есть также в схеме управления занесением по анодному входу на первый разряд сумматора, куда подключается также выход схемы сравнения, выделения и формирования /блок 02/. Поэтому клеммы 1-06 ячейки Сх-107 подключается к анодному входу сумматора через двухкаскадный усилитель, ко входу которого через собирательную схему подключается выход схемы Ср, Вд и Фр.

Исходя из вышеизложенного, ниже приводится описание только развернутой схемы ячейки Сх-107, и отмечается роль и коммутация некоторых магистралей.

Развернутая принципиальная схема управления 2-мя разрядами массовых каналов приведена на рис. 8.59.

В схеме Сх-107 смонтированы 6 схем задержек, обслуживающих соответствующие разряды сумматора, регистра и регистра частного.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

регистра. При обычных операциях этот канал блокируется низким уровнем сигнала групповой операции.

Занесение на регистр знака по сеточному входу производится при выполнении операции Сд, при переписи содержимого триггера знака на регистр знака импульсом И1 через схему совпадения 18 и в первом такте операции нормализации /случай нормализации вправо/ импульсом И2 через схему совпадения 22.

Сигналы записи собираются схемой 19, на выходе которой производится формирование серий С120.

Схема записи на регистр знака смонтирована в 4-х разъемной нетиповой ячейке Сх-108.

Сбросовый вход регистра знака объединяется с общей сбросовой шиной регистра /см.схему блока 10/.

К делителю единичного анода регистра знака подключается линия задержки, связывающая регистр знака с 35-м разрядом регистра /см.схему блока 10/.

Перепись содержимого регистра знака на разряд переполнения сумматора производится только при выполнении групповых операций. Для этой цели используются клапаны переписи, смонтированные в ячейке Сх-107. Перепись через клапан прямого кода блокируется сигналом групповой операции. При переписи содержимого регистра на сумматор через клапаны обратного кода независимо от состояния регистра знака, на сумматор переполнения заносится единица. Для этой цели ко входу Ш-05 ячейки Сх-107 подключается напряжение +140в, и сигнал, управляющий переписью, проходя через собирательную схему и формируясь С120, заносит "1" на сумматор переполнения по анодному входу. Помимо этого, на сумматор переполнения производится перепись содержимого триггера знака при выполнении операций Сд, Ср, Фр, Вд через схему совпадения 16 и собирательную схему 11.

По объединенному сеточному входу разряда переполнения сумматора производится запуск через линию задержки /см. схему блока 10/ от 35-го разряда основного сумматора. Выход разряда переполнения через линию задержки связан с объединенным сеточным входом сумматора знака ./Линия задержки смонтирована в ячейке Сх-107/.

Сброс знакового разряда и разряда переполнения сумма-



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

разряд сумматора. Отрицательное число из сумматора переписывается в регистр через клапаны обратного кода. При этом высокий уровень сигнала А2 открывает схему 01, а низкий уровень сигнала $\overline{А2}$ закрывает схему 02. При положительном числе в сумматоре перепись производится через клапаны прямого кода /открыта схема 02 и закрыта 01/.

Сигналы переписи через клапаны прямого кода проходят через собирательную схему 10 и с выхода 1У-11 поступают на первый каскад усилителя 11 /инвертор типа 2И-1/. Выходным каскадом усилителя 11 является мощный инвертор типа И-1, с выхода которого сигналы поступают на общую магистраль, объединяющую все массовые каналы АУ. Сигналы переписи через клапаны обратного кода проходят через собирательную схему 08 и через двухкаскадный усилитель 09 также поступают на магистраль, объединяющую все клапаны переписи массовых каналов.

Схема управления переписью содержимого регистра на сумматор представляет собой три схемы.

Через собирательную схему 15 проходят сигналы переписи при выполнении следующих операций:

1. при выполнении операции Фв импульс И4 через клапан 14;

2. при выполнении операций Сл1, Сл2, Вч1, Вч2, См, Пск импульс И3 через клапан 12;

3. при выполнении операций Сд, Ср, Вд, Фр, Нр2 импульс И5 через клапан 13;

4. при выполнении операций Ум1 и Ум2 сигналы переписи, сформированные в схеме разворота на регистр при сдвиге множителя во входном сдвигателе, приходящие на вход 1-11 Сх-111 ;

5. в режиме занесения чисел на сумматор с клавишного устройства пульта управления машиной сигнал У3.

Сигналы переписи с выхода собирательной схемы 15 подаются на двухкаскадный усилитель 16, в котором первый каскад -типа 2И-1, второй каскад -типа 2И-3. С выхода усилителя сигналы переписи поступают на управляющие входы клапанов 17 и 18, которые управляют переписью содержимого регистра на сумматор либо через клапаны прямого кода /клапан 18/, либо через клапаны обратного кода /клапан 17/.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

частного /с усилителя 01/.

Блок сброса и сдвига регистра (07)

Принципиально-монтажная схема блока приведена на рис.8.56.

По характеру работы блок сброса и сдвига регистра не отличается от блока сброса и сдвига сумматора и имеет только некоторые особенности.

Сброс и сдвиг основного регистра объединен со сбросом и сдвигом дополнительных разрядов регистра.Поэтому для формирования сигналов сброса и сдвига используется один формирователь Ф-6 и одна половина усилителя мощности типа 2М-5.

При операции нормализации /случай нормализации вправо/ содержимое регистра сдвигается на один разряд не импульсами сдвига, а сигналом И3 через клапан 10, собирательную схему 07 с формированием по С50.

При выполнении операций Ум1 и Ум2 производится блокировка сдвига содержимого регистра по первому импульсу сдвига. Блокировкой управляет триггер 02, на нулевой сеточный вход которого постоянно приходит импульс И1, поддерживая триггер 02 в нулевом состоянии. В единичное состояние триггер перебрасывается только задним фронтом первого импульса сдвига А5, приходящего на единичный сеточный вход. При этом высокий уровень на единичном выходе триггера 02 /клемма 05/ открывает клапан 01,разблокируя тем самым дальнейшую выработку импульсов сдвига.

В схеме сброса регистра после первой собирательной схемы 12 и формирующего клапана 11 по С50 стоит еще одна собирательная схема на два входа,на другой вход которой подается сигнал сброса при выполнении групповой операции. Наличие второй собирательной схемы необходимо вследствие того, что сигнал сброса при групповой операции формируется по заднему фронту одиночного импульса С120 и,следовательно, серией С50 сформирован быть не может.

Схема ,вырабатывающая сигналы сброса и сдвига регистра,

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

смонтирована в нетиповой 4-х разъемной ячейке Сх-108.

Блок сброса и сдвига сумматора и регистра частного (06)

Принципиально-монтажная схема блока приведена на рис. 8.55.

Безламповая часть схемы выработки сигналов сброса и сдвига смонтирована в ячейке Сх-113 и выдает сигналы для сдвига и сброса сумматора, дополнительных разрядов и регистра частного.

Клапаны выработки импульсов сдвига для основного сумматора и дополнительных разрядов сумматора с регистром частного разделены.

При выполнении операций Вд,Фр,Ср,Сд,Дл4 и Нр1 производится сдвиг содержимого сумматора импульсами сдвига А5. На сопротивление клапана 14 подается объединенный сигнал этих операций. Управляющим входом является вход 1-05, на который подаются импульсы сдвига А5. При выполнении операции Дл4, кроме сдвига основного сумматора, производится сдвиг дополнительных разрядов сумматора и регистра частного. Сигнал Дл4 открывает клапан 06, через который импульс сдвига А5 проходит на выход 1-07 схемы. При выполнении второго и третьего такта деления производится сдвиг сумматора, дополнительных разрядов сумматора и регистра частного импульсами А6 через клапаны 07 и 08.

Все выходные сигналы со схемы управления сдвигом, прошедшие через собирательные схемы 05 и 13, формируются серией С50. Из сигналов с выходов 1-07 и П-12 по заднему фронту формируются 3-х микросекундные импульсы сдвига. Для этой цели используется дифференцирующая цепочка ячейки формирователя типа Ф-6. Сигнал, поступающий на клемму 5 формирователя, дифференцируется, причем положительный импульс шунтируется диодом, а отрицательный -проходит на сетку лампы формирователя.

Выработка сигналов сброса сумматора производится:

1. импульсом И4 при выполнении операции Нр2,Фз через клапан 19 ;

Главный конструк
(Рамеев) 25.7.57

Снят с подлинника.
Верно: конструктор К
Фрейн 17/8-57г. 1

06

(2-257-12)

Вский) 23.7.57г.

Изм.	Кол.	№ докум.	Подп.	Дата			
Составил	Гетьерод			10.2.56	Схема принципиально - монтажная Арифметического устройства Блок № 06		
Питова	Питова			17.2.56			
Антонов	Антонов			4.3.57			

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.54

Если в моме... ...ись знако
дится в нулево... положении, то
клапаны обратного кода. При э
тывается клапаном 01.

Схема выработки частного и
ния состоит из 4-х схем совпад
мы на четыре входа. Схема выра
ляет собою две схемы совпадени
входа. Общим управляющим входо
который подаются сигналы А6. В
дах частного производится при
триггера знака и знакового раз
высокий уровень нарастает либо
на выходе схемы 08. Если состо
кового разряда сумматора не со
07 и 08 остается низкий уровен
схем 07 и 08 выходные сигналы
из диодов и конденсаторов, под
не. Назначение интегрирующих п
рассмотренной.

Схема предварительного округле
в конце третьего такта деления
ряд частного по импульсу И5, к
Ш-07. Закон выработки дополнит
тот же самый, что и при выраб
Помимо этого, схемы 10 и 11 кла
третьего такта деления через в
Схема предварительного округле
от схемы выработки частного от
почек, так как при предварител
держимого сумматора не произво
Выходные сигналы со схем 07,08
собирательную схему 12, на вых
общее клапанирование объединен
третьего тактов деления, снимае
а также формирование серией С
шунтированные сопротивлением
конденсатор 100 пф поступают н
вход первого раз... регистра
Схема выр... ...ки ...пре

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Нулево... ...ра 15 ... ...сигна... поддерж... ...м сигна... 17. Для увеличен... ...ности си... ходе триггера имеется двухкаска... каскад - типа 2И-3, второй -тип...

Схема управления переписью с... сумматор при выполнении операци... клапанов, смонтированных в ячей... пись производится импульсом И3 ... клапан 02 и сигналами А6 во вт... деления через клапан 06. Сигнал... рательную схему 04 и через двухк... подаются на управляющие входы кл... Сигналы переписи во втором и тре... равляются сигналами А2 и $\overline{А2}$. Пос... вания сигнала переписи по С50 пр... ра, в момент которого знаковый р... перебрасываться и снова возвраща... на сигналах А2 и $\overline{А2}$ появляются з... сы, которые вредно сказываются н... вающих сигналов. Для устранения ... проходит через интегрирующую цеп... С =1000мф, не пропускающую выбро... ле интегрирующей цепочки сигнал ... 2И-3 подается на клапан 01, упра... клапаны обратного кода, и через ... 2И-3 подается на клапан 05, управ... клапаны прямого кода.

Если в момент переписи сумматор ... ничном положении, то высокий уро... клеммы инвертора открывает клапа... го формируется сигнал по пришед... 07 сигналу переписи. Перепись в ... через клапаны прямого кода. Выхо... 05 проходит через интегрирующую ... ления в которой играет диод /нап... гично описанной выше /, через со... ке 08 и переписывает содержимое ... рез клапаны пря... ода.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

производится через магистрали, расположенные в верхней части стоек машины. Магистрали соединяются непосредственно с объединенным сеточным входом соответствующего разряда выходного регистра. Помимо этого, на вход каждого разряда подключается сопротивление 910 ком., расположенное на ответной части машины, служащее для уменьшения ложных сигналов, и два параллельно соединенных германиевых диода, которые обеспечивают формирование сигнала записи на выходной регистр по заднему фронту формирующего сигнала Б7.

Сигнал Б7, поступающий из НМБ, проходит через трехкаскадный усилитель 09, первый каскад-инвертор 2И-1 на лампе 6Н8С, второй каскад -инвертор И-1 на лампе 6П3 и третий выходной каскад-инвертор 2И-5 на лампе 6Н5С. Для обеспечения нужного фронта формирующего сигнала /примерно 2,5÷3 мксек/ на вход выходного каскада включен конденсатор 510 пф, несколько затягивающий задний фронт выходного сигнала. Применение в качестве выходного каскада инвертора на лампе 6Н5С вызвано необходимостью создания постоянного фронта формирующего сигнала, который не должен зависеть от кода чисел, приходящих на выходной регистр.

Кроме того, выходной сигнал Б7 дифференцируется с помощью конденсатора 360 пф и входного сопротивления инвертора 06. Положительный сигнал после дифференцирования /передний фронт сигнала Б7/ через инвертор 06 сбрасывает выходной регистр по общей шине сброса. Нормальный уровень напряжения на выходе инвертора 06- высокий.

Формирующий сигнал Б7 через реле РСМ поступает на 10,11 и 12 клеммы ячейки формирующих клапанов /тип Сх-106/ и через соответствующие диоды соединяется со счетным сеточным входом каждого разряда выходного регистра.

В режиме автономной наладки НМБ реле переключается сигналом автономной записи. При этом цепь между выходным каскадом усилителя 09 и формирующими клапанами разрывается. Переписи содержимого сумматора на выходной регистр не производится. Сигналы Б7 через реле поступают непосредственно на анодные входы триггеров выходного регистра, перебрасывая все разряды сразу.



...лен...

Принципиально-мо...ная схе...
ведена на рис. 8.53.

Блок содержит три схемы сов...
тели. На сопротивления схем со...
1-05 подается высокий уровень ...
и Ум2. Клапан 02/округление отр...
управляется знаковым разрядом с...
сигнала А2 на входе 1-10/ и нул...
6-го разряда дополнительного су...
дополнительного сумматора находи...
знаковый разряд сумматора в поло...
1-04 проходит сигнал И4, которы...
инвертор, типа 2И-3, поступает в ...
писью содержимого регистра на су...
обратного кода. С первого каскад...
но снимается сигнал, противополож...
ровки переписи по 6-му разряду д...
ра.

После округления отрицательно...
сумматор заполняется единицами. ...
лом И5 с выхода схемы 06 через у...
Округление положительного числа ...
сбросом содержимого дополнительн...
в нулевое положение. Сброс произ...
И5 через схему 04 и усилитель 05...

Блок деления (...

Принципиально-монтажная схема ...
на на рис. 8.54.

Блок деления включает в себя ...
А6, схему управления переписью ...
сумматор при выполнении операци...
ки частного.

Импульсы сдвига при делении ...
ром 15 на объединенный анодный в...
импульсы сдвига А5, выработанны...
пульсов с...

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

при положении 01- на выходе схемы 05;,при положении 10- на выходе схемы 08; при положении 00 - на всех выходах низкие уровни.

При выполнении операции сравнения высоким уровнем сигнала Ср открыты схемы 05 и 08. В этом случае происходит сравнение соответствующих разрядов,и выходной сигнал возникает в случае несовпадения их. При единичном положении триггера 01 и нулевом триггера 07 высокий уровень напряжения возникает на выходе схемы 08. При нулевом положении триггера 01 и единичном положении триггера 07 высокий уровень напряжения возникает на выходе схемы 03. При совпадении состояний триггеров 01 и 07 на выходах всех трех схем - низкие уровни напряжения.

При всех операциях выходные сигналы проходят через собирательную схему 06, клапанируются сигналом А5, подаваемым на вход Ш-07, и собираются с сигналами занесения на первый разряд основного сумматора, одновременно формируясь серией С120. В дальнейшем сигналы проходят через двухкаскадный усилитель типа 2И-1 или 2И-3 и направляются на запуск первого разряда сумматора, а также в схему выработки сигнала ω /блок 01/.

Сигналы с нулевого анода триггера 07 через инвертор 2И-3 направляются в блок 08 для управления переписью содержимого регистра на сумматор при выполнении операций Ум1 и Ум2.

Безламповая часть схемы блока 02 смонтирована в 4-х разъемной ячейке Сх109.

Блок выходного регистра (03)

Принципиально-монтажная схема блока приведена на рис. 8.52.

Блок включает в себя 9 разрядов выходного регистра на ячейках типа Т-2, объединенных общей сбросовой шиной, схему формирования сброса выходного регистра, схему формирования сигнала Б7, формирующие клапаны и усилители, построенные на ячейках типа И-2, выдающие разрешающие сигналы переписи Б3,Б4,Б5,Б6.

Перепись содержимого сумматора на выходной регистр



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Соответственно этому работает либо клапан 10, либо клапан 11.

При выполнении операции Сд,Нр1 и Пр схема выработки сигнала ω работает по-другому. Схема анализа содержимого регистра на ноль /см.блок 10/ выдает незначительный перепад напряжения /примерно 72/95в/. Поэтому для увеличения надежности работы схемы клапан 16 выполнен так, что объединенный сигнал операции Сд,Нр1,Пр на вход Ш-10 поступает через двухкаскадный инвертор 2И-3,сохраняющий фазу сигнала, а вход клапана соединен с собирательной схемой занесения на триггер ω через двухкаскадный усилитель,первый каскад которого выполнен с емкостным входом /ячейки типа 2И-1/, второй каскад - с гальваническим входом /ячейка типа 2И-3/. Переброс триггера ω в этом случае производится также по заднему фронту сигнала И5, сформированному С120.

Запуск триггера φ производится по двум входам:единичному сеточному и счетному анодному.

В 4-м такте деления производится перепись содержимого триггера К на триггер φ через клапан 26. Сигнал А7 / с единичного анода триггера К / подается на вход П-06. В случае единичного положения триггера К и выполнения 4-го такта деления на выход клапана 26 проходит импульс И4, который, формируясь после собирательной схемы по С120, заносит "1" по единичному входу триггера φ.

При выполнении операций Сл1, Вч1, Ум1 сигнал $\varphi=1$ вырабатывается в случае различных состояний разрядов знака /сигналы А2 и $\overline{А2}$ / и переполнения /сигналы А3 и $\overline{А3}$ / сумматора. В этом случае высокий уровень напряжения по импульсу И5 нарастает на выходе клапанов 17 или 18,который проходит через собирательную схему и по заднему фронту С120 перебрасывает триггер φ.

Запуск триггера φ по анодному входу производится только при выполнении операции деления. Причем в первом такте деления происходит двойная перепись содержимого сумматора знака на триггер φ. Сначала переписывается знак делимого импульсом И2 через клапан 20 в прямом коде,затем переписывается знак первой разности импульсом И5 через клапан 21 в обратном коде. Если в процессе вычита-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

легчения монтажа ответной части, хотя в некоторых случаях увеличение паразитной емкости в цепи данного сигнала нежелательно.

За нижний уровень сигналов, приходящих в АУ из других устройств, а также уровень основных сигналов, вырабатываемых в АУ-А1, $\overline{A1}$, А2, $\overline{A2}$, А3, $\overline{A3}$, А4, $\overline{A4}$, А5, А6, А7 и $\overline{A7}$, принят стандартный для машины нижний уровень 60в. Верхний уровень сигналов ограничивается только с одной стороны - он должен быть не ниже 120в. Одностороннее ограничение верхнего уровня сигналов объясняется спецификой безламповых схем, применяемых в АУ.

При построении безламповых схем в арифметическом устройстве очень широко применяется принцип формирования / вырезания/ сигнала сериями или отдельными импульсами. Такое формирование особенно необходимо после собирательной схемы для улучшения отрицательного фронта выходного сигнала, поскольку срабатывание триггерных схем происходит от отрицательного перепада напряжения, достаточно большого по величине и с хорошим фронтом. Ниже будут рассмотрены только особенности схем АУ, так как общее описание работы типовых ламповых элементов и типовых диодных схем совпадения и собирательных схем было приведено в главе 5.

Блок выработки сигналов ω и φ (01)

Принципиально-монтажная схема блока приведена на рис. 8.50. Блок 01 включает в себя триггеры ω и φ, выполненные на схемах типовых ячеек Т-1, схему управления сбросом триггеров ω и φ, схему занесения на триггер ω, схему занесения на триггер φ.

Сброс триггера ω производится по нулевому входу задним фронтом сигнала И1 с выхода клапана 03. Клапан на сброс триггера ω смонтирован в ячейке Сх-113. На сопротивление 180 ком через клемму Ш-11 подается объединенный сигнал операций, при которых необходимо производить сброс триггера ω. При остановке машины триггер ω сохраняет свое положение. Конденсатор 68 пф между выходом клапана и нулевым входом Т-1 поставлен для умень-

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

или на выходной регистр будет переписываться третья девятиразрядная группа / 9 ÷ 18 разряды/, затем четвертая группа, и только потом-первая и вторая группы.
Воспроизведение информации на регистр, перепись содержимого регистра на сумматор и перепись содержимого сумматора через выходной регистр в НМБ или НМЛ производится всегда только в прямом коде. Для этой цели триггер знака поддерживается в сброшенном состоянии сигналом групповой операции Гр, приходящим на 13-Сб5-11.
Ниже будут рассмотрены только характерные для АУ особенности выполнения каждой операции.

Операция ЛП1 При выполнении этой операции производится перепись информации из НПЛ в НМБ. Управление разворотом на регистр в этом случае производится НПЛ, и числовой метариал переписывается через собирательную схему на регистр и формирующие клапаны 10-35К-22.
Запись знака производится через 09-Сб2-24 и 09-Сп3-23 на регистр знака.

Операция ЛМ2. При выполнении этой операции производится перепись информации с НМЛ на НМБ.Управление разворотом на регистр АУ при этой операции осуществляется синхронизирующими сигналами М3, вырабатываемыми в НМЛ. Выработка одиночного сигнала С120 для разворота на регистр вырабатывается по заднему фронту сигнала М3,проходящего через 16-К-19, открытый признаком ЛМ2.
лапан 16-К-28 при этом закрыт инвертированным сигналом ЛМ2, и сигналы Б2 на схему выработки одиночного импульса не проходят.

Операция ЛМ3. При выполнении этой операции производится перепись информации с НМБ на НМЛ. Разворот информации на регистр производится обычным порядком с той лишь разницей,что выборка производится по первым четырем сигналам Б2 после синхронизирующего импульса СЛ так,как это было описано выше. Перепись на выходной регистр производится теми же сигналами Б3,Б4,Б5,Б6,Б7, выработка которых при выполнении этой операции синхронизируется серией М3, вырабатываемой НМЛ.

Перепись содержимого сумматора на печатающее устройство производится всегда с преобразованием в прямой код. Знаковый разряд с разряда переполнения переписывается

на регистр печатающего ус
через клапан 10-К-33. Мант
вается либо через клапаны
10-35Сб2-27, либо через кл
и 10-35Сб2-27. Управление
кодов производится триггер
08-И-30 и 08-И-29 соответс

8.6 ПРИНЦИПИАЛЬНО-М
БЛОКОВ АРИФМЕТИЧ

В качестве ламповых схе
применяются типовые ячейки
И-2,Ф-3,Ф-5,Ф-6. В АУ приме
схемы, входящие в типовые с
Сх-102, Сх-103, Сх-104, Сх-1
ламповые четырехразъемные я
Сх-110, Сх-111, Сх-112, Сх-113
смонтированы наружным монта

Несмотря на большое коли
аналогичны между собой. Нал
как правило, считается высо
ствием сигнала -низкий уров

Большое количество схем
большим количеством операци
нимают участие блоки АУ. Поя
совпадения, как правило, упр
налом операции, либо объедин
ких операций,при которых дан

Сигналы каждой операции
но с дешифратора команд устр
Объединенные сигналы операци
18 АУ /ячейка Сх-112/ по пр
отдельных операций в собира
сигналы операций также, как
разводятся по АУ с помощью
зования сигналов операций н
схемах блоков АУ приводится
возбуждается данный сигнал.
ми и отдельны ми выпо

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

гистра, через 06-Сб7-17 сумматора, через 13-Сб5-11 триггера знака.

Сигнал У2 через усилитель 14-У-14 открывает клапаны 14-36К-10. При этом набранное на клавиатуре число проходит через 14-36К-10, формируется С120 и записывается на регистр. Знак числа записывается в триггер знака через 13-Сб9-09. Сигнал У3 через 08-Сб5-15 переписывает содержимое регистра на сумматор через клапаны прямого или обратного кода в зависимости от знака числа, находящегося в триггере знака. При переписи содержимого регистра на сумматор через клапаны обратного кода в разряд знака и переполнения сумматора, так же, как и в 6 дополнительных разрядов сумматора, пишутся единицы.

В режиме групповых операций АУ является буферным каскадом для двух устройств, работа которых между собою не синхронизируется. При этом управление разворотом на регистр арифметического устройства производится сигналами того накопителя, который выдает информацию; управление переписью содержимого сумматора на выходной регистр производится сигналами накопителя, принимающего эту информацию.

Время, необходимое для переписи одного числа, определяется накопителем, работающим с меньшей скоростью, т.е. либо НПЛ, либо НМЛ. В режиме групповой операции НПЛ или НМЛ вырабатывают серию синхронизирующих импульсов СЛ. Каждый импульс СЛ свидетельствует об окончании считывания или записи одного числа и начале считывания или записи последующего. Поэтому по сигналу СЛ необходимо сбросить сумматор, т.к. предыдущее число в приемный накопитель уже переписалось, последующее число - переписать из регистра в сумматор и очистить регистр для приема в него

Поскольку серия

щими серийные машины, то

читать одиночный импульс серии

сброс сумматора по С80, переписал

на сумматор по С120 и сбросил регистр по

Для выработки одиночного импульса серии С120 сигна

подаются на вход 10-Рг-09. Работа схемы выработки одиночного импульса при

ночного импульса при
работе схемы выработки
те с НМБ на регистр А
выходе схемы /на нуле
вый ближайший к задне
но обратный по фазе.
Выработанный одиночный
сбросит сумматор по С5
держимое регистра на с
только через клапаны п
При групповых операция
гистр знака и перепись
через 09-Сп3-15, откры
ботанный по сигналу СЛ
сбрасывает задним фрон
16-У-07 и 07-Сб2-18.
Процесс переписи содер
регистра и сумматора и
ций переписи.
Запись на НМЛ, а также
исходит непрерывно. За
происходит с паузами, н
менного расположения си
чих зон НМБ, поэтому ве
Сигналы Б1 и Б2, от кот
писи на входной регистр
ночный сигнал С120 для
регистр вырабатываются
териал выдается из НМБ
сывается из сумматора в
подготовительным сигнал
са СЛ. Дальнейшая запис
блокируется соответстве
У7 или разрешения чтени
управления /см. общий ход
в главе 13/.
Следует отметить, что пе
после прихода СЛ перепис
девятку. Если, например,
дет соответствовать трет

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

10-8Сп3-07 соответственно.
С выходов клапанов сигналы, проходя через 10-9Сб[illegible] и через формирующие клапаны 03-К-02, запускают соответствующие разряды выходного регистра. Формирование сигналов записи на выходной регистр производится задним фронтом сигнала Б7, проходящего через 03-У-09 и 03-Пк-08. Перед записью числа выходной регистр сбрасывается передним фронтом сигнала Б7, снимаемого с 03-У-09 через 03-Дс-07 и инвертор 03-И-06. Точно также сигнал Б4 через усилитель 03-У-11 открывает клапаны 10-9Сп3-03 или 10-9Сп3-08. При этом на выходной регистр переписывается содержимое сумматора с 19-го по 27 разряд.
Сигнал Б5 с усилителя 03-У-12 переписывает содержимое сумматора с 10 по 18-й разряд через 10-9Сп3-04 или 10-9Сп3-09, а сигнал Б6 с усилителя 03-У-13 переписывает содержимое сумматора с 1 по 9-й разряд через 10-9Сп3-05 или 10-9Сп3-10. При этом в НМБ каждый раз вырабатывается сигнал Б7.
Помимо переписи нормализованного числа из сумматора в НМБ во втором такте нормализации необходимо записать константу нормализации в сумматор. Инвертированный сигнал второго такта нормализации блокирует сброс счетчика схемы выработки импульсов сдвига и триггера K, содержимое которых необходимо сохранить до конца операции нормализации. Для этой цели инвертированный в 17-И-41 сигнал Нр2 через 17-Сб2-42 закрывает 17-Сп3-38. В случае нормализации числа, равного нулю, необходимо сбросить содержимое счетчика. При этом, выработанный в первом такте сигнал $\omega=1$, через 17-Сб2-42 открывает 17-Сп3-38 независимо от инвертированного сигнала Нр2. Нулевое состояние триггера K при этом подтверждается. Импульс И1, проходя через 07-К-16 по С50, сбрасывает содержимое регистра. В случае нормализации влево в счетчике 17-6Сч-25 зафиксирована константа нормализации. Поэтому, для общности, в случае нормализации вправо импульс И1 через 17-Сп3-34 заносит единицу в младший разряд счетчика.
После окончания процесса переписи нормализованного числа в НМБ импульс И4 сбрасывает сумматор через 06-К-19



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

10-8Сп3-07 соответственно.
С выходов клапанов сигналы, проходя через 10-9Сб8-06 и через формирующие клапаны 03-К-02, запускают соответствующие разряды выходного регистра. Формирование сигналов записи на выходной регистр производится задним фронтом сигнала Б7, проходящего через 03-У-09 и 03-Пк-08. Перед записью числа выходной регистр сбрасывается передним фронтом сигнала Б7, снимаемого с 03-У-09 через 03-Дс-07 и инвертор 03-И-06. Точно также сигнал Б4 через усилитель 03-У-11 открывает клапаны 10-9Сп3-03 или 10-9Сп3-08. При этом на выходной регистр переписывается содержимое сумматора с 19-го по 27 разряд.
Сигнал Б5 с усилителя 03-У-12 переписывает содержимое сумматора с 10 по 18-й разряд через 10-9Сп3-04 или 10-9Сп3-09, а сигнал Б6 с усилителя 03-У-13 переписывает содержимое сумматора с 1 по 9-й разряд через 10-9Сп3-05 или 10-9Сп3-10. При этом в НМБ каждый раз вырабатывается сигнал Б7.
Помимо переписи нормализованного числа из сумматора в НМБ во втором такте нормализации необходимо записать константу нормализации в сумматор. Инвертированный сигнал второго такта нормализации блокирует сброс счетчика схемы выработки импульсов сдвига и триггера K, содержимое которых необходимо сохранить до конца операции нормализации. Для этой цели инвертированный в 17-И-41 сигнал Нр2 через 17-Сб2-42 закрывает 17-Сп3-38.
В случае нормализации числа, равного нулю, необходимо сбросить содержимое счетчика. При этом, выработанный в первом такте сигнал $\omega=1$, через 17-Сб2-42 открывает 17-Сп3-38 независимо от инвертированного сигнала Нр2. Нулевое состояние триггера K при этом подтверждается. Импульс И1, проходя через 07-К-16 по С50, сбрасывает содержимое регистра. В случае нормализации влево в счетчике 17-6Сч-25 зафиксирована константа нормализации. Поэтому, для общности, в случае нормализации вправо импульс И1 через 17-Сп3-34 заносит единицу в младший разряд счетчика.
После окончания процесса переписи нормализованного числа в НМБ импульс И4 сбрасывает сумматор через 06-К-19



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

в регистр знака сигналом И2, сдвигается в 35-й разряд регистра.

Импульс И4 через клапан 06-Сп3-18 сбрасывает содержимое сумматора по С50. Кроме того, импульс И4 подается на входы схем 08-Сп4-24 и 08-Сп4-27, проходя которые в зависимости от знака нормализуемого числа в триггере знака, переписывает содержимое регистра на сумматор через клапаны прямого или обратного кода.

Сигнал ω в этом случае не вырабатывается, т.к. нормализуемое число больше или равно единице.

Таким образом, после первого такта нормализации в обоих случаях нормализованное число получается в сумматоре со знаком, зафиксированным в триггере знака. Причем, в случае $K=0$ в счетчике схемы выработки импульсов сдвига 17-6Сч-25 будет зафиксировано число прошедших импульсов сдвига А5 и выработается сигнал $\omega=1$, если нормализуемое число было равно ± 0. В случае $K=1$ сигнал ω всегда равен 0, содержимое счетчика 17-6Сч-25 также всегда равно нулю.

Второй такт нормализации /Нр2/. Во втором такте операции нормализации происходит перепись нормализованного числа из сумматора через выходной регистр в НМБ. Перепись содержимого сумматора на выходной регистр производится 4-мя группами по 9 разрядов в каждой группе. Число в НМБ должно записываться всегда в прямом коде, поэтому перепись числа на выходной регистр производится с преобразованием в прямой код. Роль знака при переписи выполняет разряд переполнения, который при переписи первой девятки заносится в 9-й разряд выходного регистра всегда в прямом коде.

Мантисса на выходной регистр переписывается через клапаны прямого или обратного кода, которые управляются знаком числа, находящемся в триггере знака.

Управление клапанами переписи с сумматора на выходной регистр осуществляется сигналами, приходящими из НМБ на усилители 03-У-10, 03-У-11, 03-У-12 и 03-У-13. Так сигнал Б8 на выходе 03-У-10 разрешает перепись знака числа /снимаемого с разряда переполнения /через клапан 10-К-01 и перепись 8-ми старших разрядов мантиссы через клапаны прямого или обратного кода через 10-8Сп3-02 или



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

в регистр знака сигналом И2, сдвигается в 35-й разряд регистра.

Импульс И4 через клапан 06-Сп3-18 сбрасывает содержимое сумматора по С50. Кроме того, импульс И4 подается на входы схем 08-Сп4-24 и 08-Сп4-27, проходя которые в зависимости от знака нормализуемого числа в триггере знака, переписывает содержимое регистра на сумматор через клапаны прямого или обратного кода.

Сигнал Ш в этом случае не вырабатывается,т.к. нормализуемое число больше или равно единице.

Таким образом,после первого такта нормализации в обоих случаях нормализованное число получается в сумматоре со знаком, зафиксированным в триггере знака. Причем,в случае К=0 в счетчике схемы выработки импульсов сдвига 17-6Сч-25 будет зафиксировано число прошедших импульсов сдвига А5 и выработается сигнал Ш =1, если нормализуемое число было равно ± 0. В случае К =1 сигнал Ш всегда равен 0, содержимое счетчика 17-6Сч-25 также всегда равно нулю.

Второй такт нормализации /Нр2/. Во втором такте операции нормализации происходит перепись нормализованного числа из сумматора через выходной регистр в НМБ. Перепись содержимого сумматора на выходной регистр производится 4-мя группами по 9 разрядов в каждой группе. Число в НМБ должно записываться всегда в прямом коде, поэтому перепись числа на выходной регистр производится с преобразованием в прямой код. Роль знака при переписи выполняет разряд переполнения, который при переписи первой девятки заносится в 9-й разряд выходного регистра всегда в прямом коде.

Мантисса на выходной регистр переписывается через клапаны прямого или обратного кода, которые управляются знаком числа, находящемся в триггере знака.

Управление клапанами переписи с сумматора на выходной регистр осуществляется сигналами, приходящими из НМБ на усилители 03-У-10, 03-У-11, 03-У-12, и 03-У-13. Так сигнал Б3 на выходе 03-У-10 разрешает перепись знака числа /снимаемого с разряда переполнения /через клапан 10-К-01 и перепись 8-ми старших разрядов мантиссы через клапаны прямого или обратного кода через 10-8Сп3-02 или



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Таким образом, при операции нормализации число, соответствующее количеству сдвигов при сдвиге вправо, всегда равно 1, при сдвиге влево - может быть любым от 0 до 35.

В случае переполнения, когда разряды знака и переполнения сумматора находятся в разных положениях, одна из схем 17-Сп3-47 или 17-Сп3-48 через 17-Сб3-49 открывает 17-К-50. Импульс И1 проходит через 17-К-50, 17-Сб2-53 и по заднему фронту серии С100 перебрасывает триггер К в единичное положение. При этом возникает сигнал А7 на одном из выходов усилителя 17-У-52.

В противном случае триггер " К " не перебрасывается, и на другом выходе усилителя 17-У-52 держится сигнал $\overline{А7}$.

При любом направлении сдвига нормализуемое число из сумматора переписывается в регистр с преобразованием в прямой код. Для этой цели импульс И2 поступает на входы 08-Сп3-03 и 08-Сп3-04, в зависимости от знака нормализуемого числа в триггере знака проходит через одну из этих схем и открывает либо клапаны прямого, либо клапаны обратного кодов переписи содержимого сумматора на регистр. Одновременно с переписью в регистр знака заносится единица через 09-Сп3-22, 09-Сб2-21 и 09-К-10, т.к. в случае сдвига числа в регистре в старшем разряде регистра должна получиться единица.

Дальнейший ход выполнения операции Нр будет определяться положением триггера "К".

<u>При нулевом положении триггера К</u> /нормализация влево/ нормализуемое число должно сдвигаться в сумматоре, а переписанное в регистр число используется только для выработки сигнала ω.

При совпадении старшего перед запятой 35-го разряда сумматора /сигналы А4, А4, снимаемые с 10-У-34/ и триггера знака /сигналы А1 и А1 / на выходе 17-Сб2-44 сигнал отсутствует. Поэтому через усилитель 17-У-40 открыт клапан 17-Сп3-38 и закрыт 17-К-36. Сигнал с выхода 17-Сп3-39 через 17-Сб2-35 открывает 17-К-30, и импульс И2 через 17-К-30 по заднему фронту перебрасывает регистр 17-Рг-31, открывая тем самым выработку импульсов сдвига А5.

Каждый импульс сдвига А5, проходя через 06-К-14 и форми-

...дуясь по Со..., ...только произойдет пос... ...и триггера знака, на... ...закрывающий через 17-... ...17-К-36.

Импульс А5, по С50 ко... ...дит через 17-К-36, 17-... ...ту возвращает 17-Рг-31... ...щая дальнейшую выработ...

Если же перед нормализа... ...сумматора не совпало с... ...сумматоре уже в нормал... ...сов сдвига блокируется... ...торым через 17-У-40 за... ...сдвига сумматора не пр... ...изменяется.

В первом такте нормали... ...со знакового разряда с... ...сумматора /клапан 12-К... Перенос между 6-м разр... ...первым разрядом основн... ...пан 12-К-12 подан инве... Нр1.

В том случае, если нор... ...всех разрядах, то выраб... ...ется. По сдвиговой шине... ...которые, однако, не меня... ...чтобы сбросить констант... ...руется в счетчике 17-60... ...лизуемого числа на нуль... сигнал ω=1. Если во в... /нормализуемое число бы... на выходе 10-Сп35-20 во... ...вает сигнал ω=1 точно...

<u>При единичном положе...</u> ...вправо на один разряд/. ...сигналов А5 не вырабаты... ...сутствием сигнала А7. И... 07-Сп3-10, по каналу сд... ...ра вправо на один разря...

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

на выходе 02-Сп3-05.

Выработка сигнала $\omega=1$ при выполнении операции Ср производится в случае несовпадения чисел хотя бы по одному разряду .Сигнал несовпадения с выхода 02-Сб3-06 перебрасывает регистр 01-Рг-15 в единичное положение, и импульс И5 через 01-Сп3-10 по С120 заносит "1" в триггер ω . В противном случае 01-Рг-15 остается в нулевом положении, 01-Сп3-10 не открывается, и триггер ω не перебрасывается, что соответствует сигналу $\omega=0$.

Выполнение операций Нр и Пб

Функциональная схема для выполнения операций этой группы изображена на рис. 8.46.
Временные диаграммы с основными этапами выполнения операции Нр приведены на рис. 8.47 и 8.48.

Перед началом выполнения операции нормализации нормализуемое число находится в сумматоре в обратном коде. Знак нормализуемого числа, помимо разрядов знака и переполнения, зафиксирован в триггере знака.
Операция нормализации выполняется за два такта. Соответственно каждому такту в устройстве управления вырабатываются сигналы Нр1 и Нр2.

Первый такт нормализации /Нр1/ Импульсом И1, сформированным серией С50 в 17-Сп3-38, через 17-У-37 сбрасывается триггер К , счетчик 17-6Сч-25 и регистр 17-Рг-31. Кроме того, импульс И1, проходя через открытый клапан 07-К-16, сбрасывает по С50 регистр.
В зависимости от того, имеет ли нормализуемое число переполнение или нули перед первой значащей цифрой после запятой, выполнение операции нормализации осуществляется двумя различными путями.
В случае переполнения число должно быть сдвинуто на один разряд вправо /сдвиг будет происходить в регистре/. Если нормализуемое число имеет нули перед первой значащей цифрой после запятой, то оно должно быть сдвинуто влево /в сумматоре/ на количество разрядов, равное количеству положительных или отрицательных нулей до первого значащего разряда после запятой.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Каждый импульс сдвига, проходя через 06-К-14, сдвигает сумматор на один разряд, проходя через 15-Сп3-09, сдвигает на один разряд входной сдвигатель. Импульсы переноса с разряда переполнения сумматора запускают регистр 02-Рг-01, импульсы переноса со старшего разряда входного сдвигателя запускают регистр 14-Рг-07. Оба регистра 02-Рг-01 и 14-Рг-07 сбрасываются задним фронтом серии С120. Сформированные на выходах регистров сигналы поступают в схему выделения на 02-Сп3-03. Сигнал на выходе 02-Сп3-03 возникает только в случае совпадения единичных положений регистров. Результат операции с выхода 02-Сп3-03 через 02-Сб3-06 и 10-Сб3-17 заносится в младший разряд сумматора и сдвигается вместе с остальным содержимым сумматора.

Таким образом, по окончании всех импульсов сдвига результат операции окажется снова в сумматоре, причем знак результата - в разряде переполнения, но для этого всегда необходимо выработать 36 импульсов сдвига независимо от адреса числа, выбираемого из ячейки "д" НМБ.

При выполнении операции с числом, стоящим по неполному адресу НМБ, в АУ поступают только два сигнала Б2. Поэтому при выполнении операции Вд выработка одиночных импульсов серии С120, служащих для управления работой схемы выработки импульсов сдвига, производится по сигналам Б1. В этом случае клапан 16-К-27 открыт высоким уровнем сигнала операции Вд с 16-Сб2-29, и регистр 16-Рг-20 запускается задним фронтом сигнала Б1.

Кроме того, операция Вд проходит только для чисел, записанных в ячейки НМБ с четными неполными адресами. В случае неполного нечетного адреса выборка числа на входной сдвигатель будет производится по 3-му и 4-му сигналам Б1. Следовательно, процесс выделения будет производиться с младшей половиной сумматора, и результат выделения окажется также в младшей половине сумматора, что недопустимо при работе с 18-ти разрядными числами. Поэтому на этот случай системой команд наложено ограничение, при котором операцию Вд можно выполнять только с числами, находящимися в ячейках с полными либо с неполными четными адресами.

Результат операции Вд получается в сумматоре всегда в

прямом коде. Поэтому для с
разован в обратный код. Им
С50 сбрасывает регистр. Им
С50 сбрасывает триггер зна
проходит через 08-Сп3-07 и
кимое сумматора на регистр
Одновременно содержимое ра
ется в триггер знака через
Импульс Б5 запускает опер
рез 05-К-22 и переписывает
тор с преобразованием кода
гере знака и вырабатывает

Сигнал Ф=1 при выполнен
ся в том случае, если резул
этом сигнале на выходе бло
01-Рг-15 остался в нулевом
пульс Б5 проходит через 01-
в триггер Ф. В противном
возникает сигнал, который по
01-Сп5-11. В этом случае пр
полнения.

Сигнал Ф при выполнении эт

Выполнение операции Ф за
зало переходного потенциа
кого переходного потенциа
В случае совпадения единич
02-Рг-01 и 14-Рг-07 высокий
де 01-Сп3-03. В случае соотв
уровень возникает на выходе
ний 10 - 22 выходе 02-Сп3-07.
01-Сп3-02, 01-Сп3-05 и 01-Сп3
сиду 01-Сп3-06 поступают за
вую, а также перебрасывают 0
выборки сигнал Ф и сигна
дующая операция Ф осуществ
выполнения операции Вд.

Выполнение операции Ф зад
ным уровнем, что "1" в резул
возникновении соответствующих
случае вырабатывается либо за

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ра на "+0" 10-Сп35-20 возникает высокий уровень, который открывает 01-Сп3-16. Импульс И5, проходя через 01-Сп3-16, 01-У-12, 01-Сб4-07, 01-К-01, по С120 перебрасывает триггер в положение "1".

Выполнение операций Вд Фф Ср

Функциональная схема для выполнения операций этой группы изображена на рис. 8.44. Временная диаграмма с основными этапами выполнения операции Вд приведена на рис. 8.45.

Выделение части числа осуществляется по правилам поразрядного логического умножения. Закон поразрядного логического умножения справедлив для чисел, представленных в прямом коде. Поэтому выделяемое число, находящееся в сумматоре в обратном коде, должно быть преобразовано в прямой код.

Сброс триггеров ω и φ производится точно так же, как при операции Сл1. Импульс И1, проходя через открытый сигналом операции Вд клапан 07-К-16, по С50 сбрасывает регистр. Импульс И1 поступает также на клапаны 08-Сп3-05 и 08-Сп3-06. В зависимости от знака в триггере знака импульс И1 проходит либо через 08-Сп3-05 и переписывает содержимое сумматора на регистр через клапаны обратного кода, либо через 08-Сп3-06, при этом перепись производится через клапаны прямого кода.

Импульс И2, проходя через открытый клапан 06-К-20, по С50 сбрасывает содержимое сумматора. Кроме того, импульс И2 проходит через 08-К-20 и переписывает содержимое регистра на сумматор в прямом коде.

При этом в разряд переполнения переписывается знак из триггера знака через 09-Сп3-16. Таким образом, к концу действия импульса И2 выделяемое число оказывается записанным на сумматор в прямом коде со знаком в разряде переполнения.

Так же, как при выполнении операций 1м1 и Ум2, работает схема выработки импульсов сдвига, осуществляется запись числа из НМБ на входной сдвигатель и сдвиг входного сдвигателя.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Для превращения кода константы сдвига, переписанной в счетчик 17-6Сч-25 в обратном коде, в дополнительный код в младший разряд счетчика импульсом И2 через 17-К-23 по С50 добавляется единица.

Знак константы сдвига из знакового разряда сумматора переписывается через 17-К-53 в прямом коде на триггер "К". Возникший сигнал А7 в первом случае, или А7-во втором, сохраняется до конца операции и определяет путь выполнения операции сдвига.

При выполнении операции сдвига используется регистр знака, в него импульсом И1 переписывается знак сдвигаемого числа из триггера знака через 09-Сп3-18,09-Сб2-21, 09-К-19.

В том случае, если константа сдвига равна нулю,число в регистре не сдвигается. Схема выработки импульсов сдвига не должна выдать ни одного сигнала А5. В этом случае импульс переноса со старшего разряда счетчика 17-6Сч-25, возникший при добавлении 1 в младший разряд, перебросит 17-Рг-24, который вновь сбросится задним фронтом С120. Сформированный на единичном аноде 17-Рг-24 сигнал через 17-К-18 сбросит в нулевое положение 17-Рг-19, закрывая тем самым 17-Сп3-29 до окончания операции сдвига.

Во всех остальных случаях в счетчике будет зафиксирована константа сдвига в дополнительном коде,которая также, как и при операции Ум1, определяет количество выработанных импульсов сдвига.

Импульс И2 по С50 сбрасывает сумматор через 06-К-20, по С120 переписывает содержимое регистра в сумматор через клапаны прямого кода. Импульс И2 проходит также через 08-К-20 и переписывает знак сдвигаемого числа из триггера знака в разряд переполнения сумматора через 09-Сп3-16, 09-Сб3-11, 09-К-08. Таким образом,сдвигаемое число будет зафиксировано в прямом коде на регистре со знаком в регистре знака и на сумматоре со знаком в разряде переполнения.

Сдвиг содержимого регистра и содержимого сумматора происходит одновременно.

Задний фронт импульса И2, прошедшего через клапан

17-К-30, перебрасывает
17-Сп3-29, а следовате
ле выработки нужного к
блокируется сигналом,
де 17-Рг-24, который ч
дает в исходное состоя
тем самым дальнейшую в
Каждый импульс сдвига
07-К-08 и по каналу сд
на один разряд вправо
фронтом С50/. Одноврем
дит через 06-К-14 и да
держимое сумматора вле
ется задним фронтом се

По окончании процес
константы сдвига долже
сумматоре с последующи
мости от полученного з
случае отрицательной
причем роль знака в эт
В первом случае /тригг
сом И4 сбрасывается ре
знака через 13-К-13 по
ра переписывается на р
/импульс И4 проходит ч
да переполнения суммат
через 13-Сп4-17.
Во втором случае /триг
сом И4 по С50 сбрасыва
а по С100 в триггер зн
регистра знака через 1
Таким образом, перед и
окажется записанным в
знака. Импульс И5 прох
и по С50 сбрасывает су
переписывает содержимо
зованием кода в зависи
го, импульс И5 вырабат
ли в результате сдвига
лись нули. В этом случ

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

08-К-14, переписывает содержимое регистра на сумматор через клапаны прямого или обратного кода по С120 в зависимости от состояния триггера знака. Таким образом, результат операции оказывается записанным в сумматор в обратном коде.

Импульс И5 точно так же, как и при операции Сл2, вырабатывает по С120 сигнал $\omega = 1$ в том случае, если число в сумматоре в результате выполнения операции Фв стало отрицательным. Сигнал φ при выполнении операции Фв всегда равен нулю.

Выполнение операции Сд

Функциональная схема для выполнения операции Сд изображена на рис.8.42. Временная диаграмма с основными этапами выполнения этой операции приведена на рисунке 8.43.

Исходное состояние основных элементов АУ перед началом выполнения операции Сд следующее: в сумматоре - константа сдвига в обратном коде; в разрядах знака и переполнения сумматора - знак константы сдвига; в регистре - мантисса сдвигаемого числа; в триггере знака - знак сдвигаемого числа, сдвигаемое число посылается в регистр в предыдущем такте по команде Пра.

Сброс триггеров ω и φ производится так же как и во всех ранее разобранных операциях.

Для того, чтобы выработать импульсы сдвига, количество которых равно константе сдвига, находящейся в сумматоре, необходимо осуществить перепись константы сдвига из сумматора в счетчик схемы выработки импульсов сдвига; 17-6Сч-25 в дополнительном коде.

Счетчик 17-6Сч-25 сбрасывается так же, как и триггер "К", импульсом И1 с усилителя 17-У-37. Если константа сдвига положительная, то импульс И1 через 17-Сп3-07 и 17-У-08 открывает 17-6К-09. При этом константа сдвига переписывается в счетчик 17-6Сч-25 по С120 через клапаны обратного кода. Если же константа сдвига в сумматоре отрицательная, то перепись производится через клапаны прямого кода через 17-6К-03.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ОЗ-К-14, переписывает содержимое регистра на сумматор через клапаны прямого или обратного кода по С120 в зависимости от состояния триггера знака. Таким образом, результат операции оказывается записанным в сумматор в обратном коде.

Импульс И5 точно так же, как и при операции Сл2, вырабатывает по С120 сигнал $\omega = 1$ в том случае, если число в сумматоре в результате выполнения операции Фз стало отрицательным. Сигнал φ при выполнении операции Фз всегда равен нулю.

Выполнение операции Сд

Функциональная схема для выполнения операции Сд изображена на рис.8.42. Временная диаграмма с основными этапами выполнения этой операции приведена на рисунке 8.43.

Исходное состояние основных элементов АУ перед началом выполнения операции Сд следующее: в сумматоре - константа сдвига в обратном коде; в разрядах знака и переполнения сумматора - знак константы сдвига; в регистре - мантисса сдвигаемого числа; в триггере знака - знак сдвигаемого числа, сдвигаемое число посылается в регистр в предыдущем такте по команде Пра.

Сброс триггеров ω и φ производится так же как и во всех ранее разобранных операциях.

Для того, чтобы выработать импульсы сдвига, количество которых равно константе сдвига, находящейся в сумматоре, необходимо осуществить перепись константы сдвига из сумматора в счетчик схемы выработки импульсов сдвига; 17-6Сч-25 в дополнительном коде.

Счетчик 17-6Сч-25 сбрасывается так же, как и триггер "К", импульсом И1 с усилителя 17-У-37. Если константа сдвига -положительная, то импульс И1 через 17-Сп3-07 и 17-У-08 открывает 17-6К-09. При этом константа сдвига переписывается в счетчик 17-6Сч-25 по С120 через клапаны обратного кода. Если же константа сдвига в сумматоре - отрицательная, то перепись производится через клапаны прямого кода через 17-6К-08.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Сл1, знак результата переписывается из сумматора знака в триггер знака, а также вырабатывается сигнал $\omega = 1$ в случае отрицательного результата деления.

В случае отрицательного результата деления происходит также окончательное округление частного - из него вычитается единица младшего разряда. Поскольку клапаны циклического переноса закрыты, то вычитание 1 младшего разряда эквивалентно переписи единиц на каждый разряд сумматора. Это производится импульсом И5, который через 08-Сп3-28, 08-Сб5-25 переписывает содержимое регистра, сброшенного в начале такта, на сумматор через клапаны обратного кода.

Выполнение операции Фз

Функциональная схема для выполнения операции Фз изображена на рис.8.40. Временная диаграмма с основными этапами выполнения этой операции приведена на рис.8.41.

В исходном состоянии перед началом выполнения операции Фз в сумматоре находится число в обратном коде, к которому необходимо приформировать новый знак, знак его - в сумматоре знака и переполнения, а также в триггере знака. В ячейке "а" НМБ - число с новым знаком.

Импульс И1 сбрасывает триггер знака так же, как при выполнении операции Сл1. Из НМБ на регистр выбирается мантисса числа, но в дальнейшем она не используется. Поэтому содержимое регистра предварительно не сбрасывается. Знак числа, выдаваемого из НМБ, записывается на триггер знака через 13-К-10.

Импульс И3 сбрасывает регистр через 07-К-13 и 07-Сб6-12 по С50. Кроме того, импульс И3 поступает на входы 08-Сп3-01 и 08-Сп3-02, открытые сигналом Фз. Если знак числа в сумматоре знака положительный, то импульс И3 проходит через 08-Сп3-02 и переписывает содержимое сумматора в регистр через клапаны прямого кода. Если знак числа в сумматоре знака отрицательный, то содержимое сумматора переписывается в регистр через клапаны обратного кода.

Импульс И4, проходя через 06-К-19, сбрасывает сумматор вместе с дополнительными разрядами по С50, проходя через



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Округление в третьем такте деления производится импульсом И5, который проходит на 05-Сб4-12 и 05-К-13 по общему для выработки частному закону, но без предварительного сдвига результата в регистре частного и дополнительных разрядах сумматора. Окончательное округление результата производится в 4 такте деления.

В случае деления равных чисел, когда триггер " К " находится в единичном положении, происходит прибавление "1" в триггер φ в случае деления на положительное число. Для этой цели импульс И5 проходит через 01-Сп4-22, 01-Сб3-23 и по серии С120 прибавляет единицу в триггер φ.

Четвертый такт деления (Дл 4)

Импульс И1 точно также, как и в первом такте, сбрасывает содержимое регистра. С помощью импульсов И1 и И2 точно так же, как во втором и третьем тактах деления, вырабатываются 36 импульсов сдвига А5, необходимых для сдвига частного из дополнительного сумматора и регистра частного в сумматор. Для этой цели импульсы сдвига через 06-К-06 и 06-К-14, сформированные задним фронтом серии С50, сдвигают частное в сумматор. При этом знак частного из 6 разряда дополнительного сумматора попадает в разряд переполнения сумматора. Чтобы занести знак частного и в знаковый разряд сумматора импульс И3 через 09-Сп3-06 и 09-Сб3-10 по серии С120 переписывает содержимое разряда переполнения в знаковый разряд сумматора, который предварительно сбрасывается импульсом И3 по С50 через 09-К-14, 09-К-13, 09-И-12, 09-Сб2-05.

При работе по программе с плавающей запятой, когда при делении нормализованных чисел возможно переполнение на один разряд с последующей нормализацией частного, содержимое триггера φ переписывается на знаковый разряд сумматора через 09-Сп3-09 и 09-Сб3-10 импульсом И4 по С120.

При обычном делении такая перепись ошибки не вносит, так как в триггере φ должен быть "0".

При делении равных чисел происходит запись "1" в триггер φ импульсом И4 через 01-Сп3-26, 01-Сб2-25 и 01-К-04. Если триггер φ находился в единичном состоянии, то такая перепись просто подтверждает его положение.

Импульсом И5 точно также, как и при выполнении операции



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

17-У-37.

Каждый импульс сдвига А6 проходит через 06-К-08 и 06-К-07, формируется серией С50 и сдвигает на один разряд содержимое сумматора, дополнительные разряды сумматора и регистр частного.

Импульсы сдвига А6, проходя через 05-К-06, с выхода 05-У-03 поступают на входы 05-К-01 и 05-К-05, далее в зависимости от положения знакового разряда сумматора они проходят либо через 08-Сб5-25, либо через 08-Сб5-22. В первом случае происходит перепись содержимого регистра на сумматор через клапаны обратного кода, во втором случае - через клапаны прямого кода.

После каждого сдвига сумматора происходит выработка и занесение одного разряда частного в регистр частного. Для занесения частного анализируется совпадение знака делителя в триггере знака и знакового разряда сумматора в 05-Сп4-07 , 05-Сп4-08. В случае совпадения на младший разряд регистра частного заносится единица через 05-Сб4-12 и 05-К-13. В случае несовпадения запись в регистр частного не происходит, так как 05-Сп4-07 и 05-Сп4-08 закрыты.

Необходимо отметить, что при реализуемой в схеме логике деления первый разряд частного всегда будет знаковым разрядом, поскольку после первого импульса сдвига знаковый разряд сумматора остается в том положении, которое он имел после вычитания делителя из делимого в первом такте, и лишь только после второго импульса сдвига в регистр частного будет занесен старший числовой разряд частного.

Таким образом, в результате второго такта деления вырабатывается знаковый разряд и первые 17 разрядов частного. На этом второй такт деления заканчивается.

Третий такт деления (Дл 3) Третий такт деления проходит точно так же, как и второй такт. Точно также вырабатываются импульсы сдвига, происходит перепись делителя с регистра на сумматор и заносятся остальные 18 разрядов частного на регистр частного. В третьем такте заканчивается весь процесс деления, и в регистре частного получается полный 36-ти разрядный результат.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Процесс деления равных чисел протекает несколько отлично от процесса обычного деления. В этом случае, после вычитания делителя из делимого в сумматоре получается комбинация 11,111.111.....111.111, соответствующая числу -"0". Высокий уровень со схемы анализа сумматора на "-0" через 10-Сп3-31, 10-У-32, 17-Сб2-53 ставит в единичное положение триггер " К ", которое сохраняется до конца операции деления и определяет некоторые добавочные операции над триггером φ , выполняемые в случае деления равных чисел.

Положения триггеров К, φ должны сохраняться до окончания операции деления, поэтому сброс этих триггеров блокируется инвертированными признаками Дл2, Дл3 и Дл4.

Второй такт деления (Дл 2) В блоке выработки импульсов сдвига во втором такте деления необходимо выработать 36 импульсов сдвига. Для этого, импульс И1 через 17-К-06, 17-У-05 открывает 17-ЗК-04. При этом на 17-6Сч-25 заносится комбинация 011100. Импульс И2 через 17-К-30 перебрасывает 17-Рг-31, открывая выработку импульсов сдвига. После 36-го сигнала А5 импульс переноса, сформированный 17-Рг-24, сбрасывает 17-Рг-31, блокируя тем самым выдачу импульсов сдвига.

Каждый импульс сдвига должен произвести сдвиг содержимого сумматора по С50, выработать очередной разряд частного и произвести вычитание из содержимого сумматора содержимое регистра. Перепись содержимого регистра в сумматор производится задним фронтом С120. Таким образом, на суммирование отводится отрезок времени от заднего фронта С120 до следующего сдвига, который происходит по заднему фронту С50.

Этого времени для суммирования в 37-м разрядном сумматоре недостаточно, поэтому период следования импульсов сдвига увеличен в два раза по сравнению с периодом рабочих серий, равным 190 мксек. Счетчик 05-Сч-15 при делении вырабатывает серию сдвигающих импульсов /сигналы А6/; период которых равен 380 мксек., длительность импульса и длительность паузы одинаковы и равны 190 мксек. Нулевое положение счетчика 05-Сч-15 в начале такта каждый раз подтверждается импульсом сброса с усилителя



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Временные диаграммы для каждого такта деления с основными этапами выполнения этой операции приведены на рис. 8.36, 8.37, 8.38 и 8.39 соответственно.

Первый такт деления (Дл1) Сброс триггера ω, триггера φ, триггера знака, регистра, входного сдвигателя, счетчика разворота, счетчика схемы выработки импульсов сдвига вместе с триггером "К" происходит точно также, как и во всех ранее рассмотренных операциях.

Импульс И2 подготавливает АУ к выработке сигнала φ. Для этой цели содержимое знакового разряда сумматора переписывается на триггер φ через клапан прямого кода 01-Сп3-20, 01-Сб3-23, 01-К-24.

Аналогично операции СЛ1 производится выборка делителя на регистр, знак делителя при этом выбирается на триггер знака.

Перед началом процесса деления необходимо проверить, действительно ли делимое меньше делителя, так как в противном случае частное окажется больше единицы. Для этой цели делитель вычитается из делимого, и если разность окажется того же знака, что и делимое, то это и будет указывать на наличие переполнения. Импульс И3 проходит через открытый сигналом Дл1 05-К-02, 05-Сб-04 и с выхода усилителя 05-У-03 подается на клапаны 05-К-01 и 05-К-05. Затем, если делимое положительное, импульс И3 проходит через 05-К-01, 08-Сб5-25 и переписывает содержимое регистра на сумматор через клапаны обратного кода. Если делимое отрицательное, то импульс И3, проходя через 05-К-05 и 08-Сб5-22, переписывает содержимое регистра на сумматор через клапаны прямого кода.

Импульс И5 через 01-Сп3-21 и 01-Сб3-23 переписывает содержимое знакового разряда сумматора на триггер φ через клапан обратного кода. Поскольку триггер φ между импульсом И2 и И5 не сбрасывается, то зафиксированный прямой код знака делимого сложится с обратным кодом знака разности. В том случае, если имела место смена знака, триггер φ окажется в положении "0". Если же смены знака не произойдет, то сумма будет всегда равна 1, что соответствует $\varphi = 1$.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

одиночного импульса С120 после поступления второго подготовительного сигнала Б2, который подается в схему выработки импульсов сдвига для выработки следующих девяти сигналов А5.

В зависимости от адреса множителя процесс умножения может занять время до импульса И4, поэтому окончательное формирование результата можно производить только импульсами И4 и И5.

При выполнении операции Ум1 возможен случай переполнения сумматора. Сигнал переполнения $\varphi = 1$ вырабатывается импульсом И5 так же, как при операциях Сл1 и Вч1. Знак полученного результата, как и при операции Сл1, записывается на триггер знака, предварительно сброшенный импульсом И5 по С50, и на триггер ω, что соответствует выработке сигнала ω при отрицательном результате.

Полученный 42-х разрядный результат должен быть округлен до 36-ти разрядного. Округление положительного числа производится сбросом дополнительных 6-ти разрядов сумматора. Для этой цели импульс И5 проходит через 04-Сп3-06, 04-У-05 и сбрасывает 6 дополнительных разрядов сумматора в положение 000 000. В том случае, если в старшем разряде дополнительного сумматора находилась "1", импульс переноса через клапан 12-К-12 добавит 1 в младший разряд основного сумматора. В том случае, если в старшем разряде дополнительного сумматора -"0", импульс переноса не возникает.

В случае отрицательного результата процесс округления сводится к вычитанию единицы из первого разряда сумматора. С этой целью импульс И4 по С50 через 07-К-14 сбрасывает регистр в нулевое положение. Кроме того, если 6-й разряд дополнительного сумматора стоит в нулевом положении, импульс И4, проходя через 04-Сп4-02 и 08-Сб5-25, перепишет содержимое регистра на сумматор через клапаны обратного кода. Поскольку регистр сброшен, то на сумматор во все разряды, кроме 6-го разряда дополнительного сумматора, будут занесены единицы.

Запись по 6-му разряду дополнительного сумматора в этом случае блокируется импульсом с выхода 04-Сп4-02 через инвертор 04-И-01 и 11-К-02. Импульс И5 через 04-Сп3-04

и 04-У-03 сбрасывает 6 до
жение 111 111, что соотве
ний сумматор 0 в обратном

Разница между операци
том, что множимое при опе
как при Ум1, а в сумматор
жения записывается в очищ
результата Ум2 всегда буде
ведении, полученным в три
пульса сдвига А5. При опер
ложение двух чисел, по мо
но, случай переполнения нев

Импульс И1 при этой оп
функции: 1. проходит через 07
вает регистр; 2. подается
Если в триггере знака сто
ложительному числу в сумма
той высоким уровнем сигнал
И1 открывает клапаны прямо
на регистр и по С120 содерж
ся на регистр в прямом коде
Если в триггере знака стоит
импульс И1 открывает клапан
содержимого сумматора на ре

Импульс И2, проходя чере
содержимое сумматора.

Дальнейший процесс умно
ничем не отличается от Ум1
чай переполнения при Ум2 о
да равен нулю.

Выполнение операции

Функциональная схема для
изображена на рис. 8.35.

Выполнение этой операции
работы машины. В каждом такт
ления выдается отдельный сиг

В соответствии с номером
ся Дл1, Дл2, Дл3 и Дл4.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Так как в счетчик первоначально было записано число "9" в дополнительном коде, то старший разряд счетчика
395 выдает импульс переноса, после просчета счетчиком 9-ти импульсов сдвига. При этом регистр 17-Рг-24 перебросится в положение "1". На другой вход этого регистра подана серия С120, поэтому ближайший отрицательный фронт серии возвратит регистр 17-Рг-24 в нулевое положение. На единичном выходе регистра 17-Рг-24 возникает положительный сигнал, который через 17-Сб3-33 и 17-К-32 перебросит регистр 17-Рг-31 в нулевое положение, закрывая тем самым 17-Сп3-29, а следовательно, и выработку импульсов сдвига А5. Кроме того, сигнал с регистра 17-Рг-24 проходит через 17-К-14, 17-Сб2-12, 17-У-11 и вновь открывает 17-5К-10, производя запись на счетчик числа "9" дополнительным кодом с тем, чтобы обеспечить выработку 9-ти импульсов сдвига после прихода второго подготовительного сигнала НМБ-Б2.

Импульсы А5 формируются серией С50 в 15-Сп3-09, проходя через 15-ДС-08, поступают на вход 15-Сб2-05 в виде трехмикросекундных импульсов, затем через усилитель 15-У-04 сдвигают содержимое входного сдвигателя.

Одновременно с этим импульсы сдвига А5 /все, кроме самого первого/ поступают на вход 07-Сп3-01, проходят через 07-Сб3-07, формируются серией С50, дифференцируются 07-ДС-05 и через 07-Сб2-04 и 07-У-03 в виде трехмикросекундных импульсов выдаются на шину сброс-сдвиг регистра, сдвигая содержимое регистра каждый раз на один разряд вправо.

Старший разряд входного сдвигателя через 14-У-08 связан с регистром 14-Рг-07, на другой вход которого подается серия С120.

Регистр 14-Рг-07 повторяет код множителя. Запись в этот регистр происходит по серии С50, а сброс - по С120. В результате на единичном аноде регистра последовательно будут появляться все разряды множителя в виде положительных импульсов длительностью 70 мксек.

Старший разряд первой девятки является разрядом знака множителя. Он посылается на триггер знака, где складывается со знаком множимого, определяя тем самым знак произведения, а следовательно, и код, по которому должна

происходить перепись м
Регистр 13-Рг-04 сбрас
И1. Поэтому в момент п
схема 13-Сп3-02, и зна
13-Сб9-09 и формируясь
гере знака со знаком м
Необходимо отметить, ч
быть заблокирован, поск
умножение. Для этой цел
сбрасываемый импульсом
В положение "1" регистр
заднему фронту первого
07-Сп3-01 будет открыт
первого.
Таким образом, количеств
на сдвиг регистра будет
сдвига А5, проходящий ч
07-Сб3-07, формируется
07-ДС-05 и через 07-Сб2
мое регистра на один ра
Задний фронт первого им
же и триггер 13-Рг-04,
13-Сп3-08 и открывая ка
Второй импульс сдвига п
ного сдвигателя и содер
если в старшем числовом
сигнал с 14-Рг-07 проход
08-У-16 и, проходя по к
в зависимости от положе
перепись сдвинутого в р
так же, как во всех преды
В том случае, если в ста
стоял "0", регистр 14-Р
ний. Следовательно произ
переписи на сумматор. Э
стоящему в сумматоре, мн
В дальнейшем процесс
описанному. После того, к
вне 8 числовых разрядов,
и будет продолжен лишь п

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

качестве последнего импульса сдвига может быть использован сигнал И3.

Таким образом, общее количество импульсов серии в такте складывается из : 1/. 4-х импульсов- И1,И2,И4,И5; 2/.40 импульсов на рабочей зоне НМБ; 3/. 9 импульсов после рабочей зоны до И4 и оказывается равным 53.

Функциональная схема для выполнения операций этой группы изображена на рис. 8.33.

Из операции этой группы подробно будет рассмотрено выполнение операции Ум1, временная диаграмма с основными этапами выполнения которой приведена на рис. 8.34.

Исходное состояние основных элементов АУ перед началом выполнения операции Ум1 следующее: в сумматоре находится первое слагаемое со знаком в разряде знака и переполнения; в регистре находится множимое, знак его - в триггере знака. Множитель находится в ячейке "0" НМБ.

При выполнении операции Ум1 в блоке выработки импульсов сдвига необходимо выработать 36 сигналов А5 четырьмя группами,по девять импульсов в каждой.

Импульс И1 выполняет следующие функции:

1. Сформированный серией С50 в 17-Сп3-38 через усилитель 17-У-37 сбрасывает счетчик схемы выработки импульсов сдвига 17-6Сч-25 и регистр 17-Рг-31.

2. Проходит через открытый сигналом Ум1 клапан 17-К-13, 17-Сб2-12 и через усилитель 17-У-11 открывает клапаны 17-5К-10. Через открытые клапаны 17-5К-10, 17-6Сб4-15, 17-6К-16 по серии С 120 на счетчик заносится комбинация "110111" /дополнительный код числа "9"/. Выдача множителя из НМБ на входной сдвигатель происходит так же,как в предыдущих операциях. Одиночный импульс серии С 120,выработанный по подготовительному сигналу НМБ-Б2, с выхода инвертора 16-У-15 передним отрицательным фронтом через клапан 17-К-43 перебрасывает регистр 17-Рг-31 в положение "1", открывая тем самым 17-Сп3-29. Импульсы серии С120,проходя через 17-Сп3-29, с выхода усилителя 17-У-28 снимаются, как импульсы сдвига А5.

Импульсы А5 проходят через 17-Сб3-27, формируются серией С50 в 17-К-26 и подаются на счетный вход младшего разряда счетчика 17-6Сч-25.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

качестве последнего импульса сдвига может быть использован сигнал И3.
Таким образом, общее количество импульсов серии в такте складывается из : 1/. 4-х импульсов- И1,И2,И4,И5; 2/.40 импульсов на рабочей зоне НМБ; 3/. 9 импульсов после рабочей зоны до И4 и оказывается равным 53.

Функциональная схема для выполнения операций этой группы изображена на рис. 8.33.
Из операции этой группы подробно будет рассмотрено выполнение операции Ум1, временная диаграмма с основными этапами выполнения которой приведена на рис. 8.34.

Исходное состояние основных элементов АУ перед началом выполнения операции Ум1 следующее: в сумматоре находится первое слагаемое со знаком в разряде знака и переполнения; в регистре находится множимое, знак его - в триггере знака. Множитель находится в ячейке "0" НМБ.

При выполнении операции Ум1 в блоке выработки импульсов сдвига необходимо выработать 36 сигналов А5 четырьмя группами,по девять импульсов в каждой.

Импульс И1 выполняет следующие функции:

1. Сформированный серией С50 в 17-Сп3-38 через усилитель 17-У-37 сбрасывает счетчик схемы выработки импульсов сдвига 17-6Сч-25 и регистр 17-Рг-31.

2. Проходит через открытый сигналом Ум1 клапан 17-К-13, 17-Сб2-12 и через усилитель 17-У-11 открывает клапаны 17-5К-10. Через открытые клапаны 17-5К-10, 17-6Сб4-15, 17-6К-16 по серии С 120 на счетчик заносится комбинация "110111" /дополнительный код числа "9"/. Выдача множителя из НМБ на входной сдвигатель происходит так же,как в предыдущих операциях. Одиночный импульс серии С 120,выработанный по подготовительному сигналу НМБ-Б2, с выхода инвертора 16-У-15 передним отрицательным фронтом через клапан 17-К-43 перебрасывает регистр 17-Рг-31 в положение "1", открывая тем самым 17-Сп3-29. Импульсы серии С120,проходя через 17-Сп3-29, с выхода усилителя 17-У-28 снимаются, как импульсы сдвига А5.

Импульсы А5 проходят через 17-Сб3-27, формируются серией С50 в 17-К-26 и подаются на счетный вход младшего разряда счетчика 17-6Сч-25.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Таким образом,модуль уменьшаемого оказывается записанным на регистр. Знак уменьшаемого,находящийся в триггере знака, в дальнейшем использоваться не будет. Поэтому содержимое триггера знака сбрасывается.

Импульсом И2 по серии С50 через клапан 13-К-20 на триггер знака заносится "1" по С100 через 13-К-16, 13-Сб9-09, 13-К-08. Кроме того,импульс И2 проходит через клапан 16-К-32, инвертируется 16-И-31,проходит через собирательную схему 16-Сб2-30 и далее:

1. через усилитель 16-У-05 проходит на 06-Сб7-17, формируется серией С50 в 06-К-16 и по каналу сброса сбрасывает сумматор вместе с дополнительными разрядами ;

2. через собирательную схему 08-Сб5-22 переписывает содержимое регистра на сумматор через клапаны прямого кода по С 120 ;

3. через 16-ДС-06 и 16-У-07 поступает на 07-Сб2-18 и по каналу сброса сбрасывает регистр по заднему фронту.

Таким образом, перед началом воспроизведения вычитаемого из НМБ в сумматоре АУ находится модуль уменьшаемого, регистр сброшен, а в триггере знака занесена единица.

Процесс воспроизведения из НМБ и разворота вычитаемого на регистр АУ протекает так же,как при выполнении операций Сл1, Сл2, Вч1 и др. с той лишь разницей,что знак вычитаемого на триггер знака со входного сдвигателя не переписывается, что обеспечивается закрытым клапаном 13-К-10.

Импульс И3, проходящий через 08-К-12, переписывает модуль вычитаемого с регистра на сумматор через клапаны обратного кода. Таким образом,при наличии циклического переноса со знакового разряда на первый разряд дополнительного сумматора /клапан 12-К-04 открыт признаком Вч2/ в сумматоре получится разность модулей двух чисел.

В результате операции может получится как положительное , так и отрицательное число. Поэтому импульс И5 через клапан 13-Сп3-15 производит перепись знака результата на триггер знака, предварительно сбросив его

по Сб

душ

результате вы я двух

быть больше любого из них.

Выполнение операций

Выполнение операций умн
устройстве во многом опреде
рамму машины. Расстояние ме
С120, равное 70 мксек., опре
ния выходного сигнала на кла
налов. Так как при выполнени
ходит сдвиг содержимого реги
управляющий переписью, имеет
фронта С50 до заднего фронта
сов серии С50 определяется в
на выходе клапанов в цепях,
тора и регистра, и с этой то
новлена не менее 50 мксек.

Количество импульсов сер
ется также операцией умножен
на число, стоящее по полному
выработать 36 импульсов сдви
сдвига синхронизируется задни
сигналов НМБ Б2 таким образом
ла Б2 вырабатывается 9 ближай
С120. Сдвиг входного сдвигате
фронту серии С50, поэтому вхо
ся подготовленным к записи на
множителя из НМБ только после
га. Учитывая время, необходим
импульса серии, равного одному
мо, чтобы между двумя соседни
было 10 полных периодов серии

Кроме того, для умножения
конце рабочей
адресу 4002/
димо

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Выполнение операции Вч 2

Функциональная схема для выполнения этой операции изображена на рис. 8.31. Временная диаграмма с основными этапами выполнения приведена на рис. 8.32.

Исходное положение основных элементов АУ перед началом выполнения операции Вч2 следующее: в сумматоре и дополнительном сумматоре - уменьшаемое в обратном коде; в разрядах знака и переполнения сумматора, а также в триггере знака - знак уменьшаемого; в регистре, триггере ω и триггере φ - результат выполнения предыдущей операции. Вычитаемое находится в ячейке "д" НМБ. Импульс И1 выполняет следующие функции:

1. проходит через 07-К-16, открытый сигналом операции Вч2, затем через 07-Сб5-12 и далее по каналу сброса сбрасывает регистр;

2. подается на входы 08-Сп3-05 и 08-Сп3-06. Если знак уменьшаемого, находящийся в триггере знака, -положительный, то сигнал АТ открывает 08-Сп3-06. Импульс И1 проходит через 08-Сб4-10 и через 08-У-11, открывает клапаны прямого кода переписи сумматора на регистр 10-35К-11. При этом содержимое сумматора переписывается на регистр через собирательную схему и формирующие клапаны по С120. Если знак уменьшаемого в триггере знака отрицательный, то сигнал А1 открывает 08-Сп3-05. Импульс И1 проходит 08-Сб3-08 и через усилитель 08-У-09 открывает клапаны обратного кода переписи сумматора на регистр. При этом содержимое сумматора переписывается на регистр через собирательную схему и формирующие клапаны по С120. И в том, и в другом случае содержимое сумматора оказывается записанным на регистр в прямом коде. Необходимо отметить, что переписи на регистр содержимого разрядов знака и переполнения, а также содержимого дополнительных разрядов сумматора не производится. Знак переписанного на регистр числа остается в триггере знака.

3. По тем же самым цепям, что и при выполнении операции Сл 1, импульсом И1 сбрасывается триггер ω, триггер φ, входной сдвигатель и счетчик разворота на регистр.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

либо в положении 01, либо 10 в зависимости от знака результата. Такое положение разрядов знака и переполнения обеспечивает высокий уровень на выходе 01-К-17 или 01-К-08, который проходит через 01-Сб2-13 и открывает 01-Сп3-08. Импульс И5 проходит через 01-Сп3-08, 01-Сб2-25, формируется С120 в 01-К-04 и ставит триггер φ в положение 1.

На этом выполнение Сл1 заканчивается.

Выполнение операции Сл2 сходно с выполнением операции Сл1. Различие в выполнении этих операций состоит в следующем:

1. Импульс И1 выполняет все те функции, как и при операции Сл1, и, кроме того сбрасывает сумматор. Для этой цели сигналом Сл2 открывается клапан 06-К-21, который пропускает импульс И1 на 06-Сб7-17. В клапане 06-К-16 производится формирование импульса И1 серией С50, который, проходя через 06-И-15, 06-Сб2-10, 06-У-09 06-Сб2-02, 06-У-01, сбрасывает сумматор вместе с дополнительными разрядами.

2. Так как данная операция носит посылочный характер, то переполнение в сумматоре невозможно. Поэтому выработки сигнала φ не производится.

3. Так как в сумматоре происходит сложение второго слагаемого с нулем, то клапан циклического переноса 12-К-04 не открывается, потому что циклический перенос невозможен.

4. Так как знак результата совпадает со знаком числа, выбранного из НМБ, нет надобности в дополнительной записи знака результата в триггер знака.

При выполнении операции См, предназначенной для подсчета контрольных сумм группы чисел, переполнение не должно учитываться. Поэтому единственным отличием операции См от операции Сл1 является всегда нулевое состояние триггера φ. Это обеспечивается отсутствием сигнала См на входе клапана 01-Сп3-08. В остальном выполнение операции См аналогично выполнению операции Сл1.

При выполнении операции Вч1 процесс вычитания двух чисел заменяется процессом сложения с числом, у которого знак меняется на обратный. Поэтому операция Вч1

выполняется также, как и
нией, что перед сложени
триггере знака, поступающ
ный для этой цели в тригг
13-К-16 и 13-Сб9-09 зано
вая со знаком вычитаем
обратный.

При выполнении опера
нужно записать: знак - в
в регистр. При этом содер
Отличия в выполнении опер

1. перепись содержимо
производится, это обеспеч
торый при выполнении опер

2. Выработка сигнала
случае, если записанная н
ли во всех разрядах, высо
этом случае на выходе схе
- 10-Сп35-20, разблокируе
И5 проходит через 01-Сп3-
гер ω в положение "1".

3. Сигнал φ при вып
рабатывается, поэтому кла

Операция Пск сходна с
тоит в том, что посылаемое
ся не из НМБ, а переписыва
гистра команд. В связи с э
ного сдвигателя не произво
закрыт. Импульс И2 через
клапаны 14-12К-11, на друг
информация с адресной част
/02-13-12У-02/. 12-й разря
13-Сб9-09 и 13-К-08 заноси
дальнейшем играет роль зна
матор. Остальные разряды п
разряды регистра включител
регистра на сумматор произ
полнении операции Сл2. При
сигнал ω и сигнал φ все

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

выработки одиночного импульса из серии С120. В результате на выходе 16-У-15 будет выработан ближайший полный сигнал серии С120, который проходит через 16-К-14, усиливается 16-У-13 и подается на вход избирательной схемы 16-ИС-12.

При нулевом положении счетчика разворота одиночный импульс через усилитель 16-У-01 открывает клапаны 14-К-02 и 14-8К-03. Первые 9 разрядов выбираемого из НМБ числа проходят через открытые клапаны, причем знак числа проходит через 14-К-02, 14-У-01, 13-К-10, 13-Сб9-09, формируется серией С100 в 13-К-08 и записывается на триггер знака. Остальные 8 разрядов числа проходят через клапаны 14-8К-03, собирательную схему на регистр, формируются серией С120 и записываются на регистр с 35 по 28 разряд включительно.

Одиночный импульс С 120 задним фронтом перебрасывает счетчик разворота в положение 01, подготавливая этим блок управления разворотом на регистр к переписи следующих 9 разрядов со входного сдвигателя.

При последующих подготовительных сигналах выработанный одиночный импульс серии С120 проходит по каналам 16-У-02, 16-У-03 и 16-У-04. При этом число переписывается на регистр соответственно в 27 ÷ 19, 18 ÷ 10, 9 ÷ 1 разряды регистра.

В том случае, если второе слагаемое выбирается из неполного адреса, НМБ выдает всего лишь 2 сигнала Б2. При этом число запишется всегда в триггер знака и старшие 17 разрядов регистра, независимо от того будет ли адрес числа четным или нечетным.

Таким образом, после окончания одиночного импульса С120, выработанного по последнему возможному подготовительному сигналу НМБ-Б2, процесс выборки числа на регистр АУ заканчивается.

Перепись выбранной на регистр мантиссы второго слагаемого на сумматор производится с преобразованием в обратный код. Импульс И3 проходит через 08-К-12, открытый сигналом Сл1, 14-Сб5-15 и с выхода усилителя У-16 подается на клапаны 08-К-17 и 08-К-18. Если триггер знака находится в положении " 0" /второе слагаемое положительно/, то сигнал А1 открывает 08-К-18. Импульс И3 прохо-

дит на 08-Сб5-22 и через
клапаны прямого кода пере
-10-35К-18 и 11-6К-06. На
сумматора записи не проис
ходится в положении "1" /
сигнал А1 открывает 08-К-
08-Сб5-25 и через 08-У-26
обратного кода 10-35К-19
знака и переполнения сумм
рез 09-Сб3-10 и 09-К-07, а

Так как в сумматоре
то при наличии циклическо
ра алгебраически сложится
Возможный импульс перенос
ра через клапан циклическ
12-С3-01 поступает на пер
матора. Возможный импульс
дополнительного сумматора
12-И-08 и 12-С3-01 поступа
сумматора.

В результате суммиров
может измениться, поэтому
13-Сб9-09, 13-К-08 по сери
триггер знака. Триггер зна
тем же импульсом И5, но сф
ходящим через 13-К-14, 13-

Кроме того, результат
зировать на переполнение и
управления. Выработка сигн
Ш, предварительно сброше
та. В случае отрицательног
матора находится в положен
нем сигнала А2 01-Сп3-09.
открытую 01-Сп3-09, через
01-К-01 и ставит триггер
точно также сбрасывается и
В случае переполнения сумм
нения будут находиться

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Рис. 8.30

дополнительных разряд
слагаемое в обратном
полнении сумматора,
первого слагаемого;в
гере φ - результат
Второе слагаемое нахо

Импульс И1 выполн

1. Проходит через
нем сигнала Сл1, пост
07-Сб5-12, формируетс
через собирательную с
07-И-09, проходит 07-
ие сброса и сдвига ре
те с регистром знака
регистра/;

2. проходит через
нем сигнала Сл1, посту
13-Сб6-11, формируется
инвертор 13-И-07 сбра

3. проходит через
нем сигнала Сл1, и за

4. проходит через
уровнями сигналов пуск
сигнала блокировки при
сывает триггер ;

5. проходит через
выполнения операции ЛМ
тируется 15-И-01, прох
усилитель 15-У-04 сбра

6. проходит через
нем признака ЛМ2, через
ет счетчик разворота 16
жение.

На этом заканчивается
ройства к выполнению о
Первый подготовительны
второго слагаемого и с
сдвигатель через 14-9Сб
проходит через открыты
панируется сигналом Б1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

открывает Сп3-39, и импульс И1 сбрасывает 6Сч-25. Нулевое положение триггера " К " при этом не изменяется. В случае нормализации вправо счетчик 6Сч-25 находится в нулевом положении, поэтому импульс И1 через Сп3-34, Сб3-27 и К-26 заносит единицу в младший разряд. В дальнейшем содержимое 6Сч-25, с зафиксированной на нем константой нормализации - при нормализации влево или единицей в младшем разряде - при нормализации вправо, переписывается в регистр через клапаны 14-6К-15.

Блок выработки сигналов операций (18)

Этот блок предназначен для выработки объединенных сигналов операций, используемых в АУ. Сигналы операций на его входы поступают с дешифратора команд, блока групповых операций, и блоков деления и нормализации УУ. Схема блока 18 представляет собой многоступенчатую собирательную схему.

Функциональной схемы этого блока не приводится.

8.5 ВЫПОЛНЕНИЕ ОПЕРАЦИЙ ПО ОБЩЕЙ ФУНКЦИОНАЛЬНОЙ СХЕМЕ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Из всех выполняемых в АУ операций можно выделить группы операций, логика выполнения которых одинакова.

Такими группами являются:

группа операции Сл1, Сл2, См, Вч1, ПсК, Пр; операция Вч2; группа операций Ум1 и Ум2; операция Дл; группа операций Ср, Вд, Фр; операция Фз; операция Сд ; операции Нр и Пб; работа АУ с клавишей ПУ, в режиме групповых операций переписи и при выполнении операций Пч и Пф.

В дальнейшем подробно будет рассматриваться выполнение одной операции из группы. При рассмотрении остальных операций данной группы будет указываться только на различия в выполнении.

Для каждой группы операций приводится функциональная схема, в которую включены только элементы, принимающие участие в выполнении операций данной группы, а также временная диаграмма с основными этапами выполнения



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

открывает Сп3-39, и импульс И1 сбрасывает 6Сч-25. Нулевое положение триггера " К " при этом не изменяется. В случае нормализации вправо счетчик 6Сч-25 находится в нулевом положении, поэтому импульс И1 через Сп3-34, Сб3-27 и К-26 заносит единицу в младший разряд. В дальнейшем содержимое 6Сч-25, с зафиксированной на нем константой нормализации - при нормализации влево или единицей в младшем разряде - при нормализации вправо, переписывается в регистр через клапаны 14-6К-15.

Блок выработки сигналов операций (18)

Этот блок предназначен для выработки объединенных сигналов операций, используемых в АУ. Сигналы операций на его входы поступают с дешифратора команд, блока групповых операций, и блоков деления и нормализации УУ. Схема блока 18 представляет собой многоступенчатую собирательную схему.

Функциональной схемы этого блока не приводится.

8.5 ВЫПОЛНЕНИЕ ОПЕРАЦИЙ ПО ОБЩЕЙ ФУНКЦИОНАЛЬНОЙ СХЕМЕ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Из всех выполняемых в АУ операций можно выделить группы операций, логика выполнения которых одинакова.

Такими группами являются:
группа операции Сл1, Сл2, См, Вч1, ПсК, Пр; операция Вч2; группа операций Ум1 и Ум2; операция Дл; группа операций Ср, Вд, Фр; операция Фэ; операция Сд ; операции Нр и Пб; работа АУ с клавишей ПУ, в режиме групповых операций переписи и при выполнении операций Пч и Пф.

В дальнейшем подробно будет рассматриваться выполнение одной операции из группы. При рассмотрении остальных операций данной группы будет указываться только на различия в выполнении.

Для каждой группы операций приводится функциональная схема, в которую включены только элементы, принимающие участие в выполнении операций данной группы, а также временная диаграмма с основными этапами выполнения



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

открывает Сп3-39, и импульс И1 сбрасывает 6Сч-25. Нулевое положение триггера " К " при этом не изменяется. В случае нормализации вправо счетчик 6Сч-25 находится в нулевом положении, поэтому импульс И1 через Сп3-34, Сб3-27 и К-26 заносит единицу в младший разряд. В дальнейшем содержимое 6Сч-25, с зафиксированной на нем константой нормализации - при нормализации влево или единицей в младшем разряде - при нормализации вправо, переписывается в регистр через клапаны 14-6К-15.

Блок выработки сигналов операций (18)

Этот блок предназначен для выработки объединенных сигналов операций, используемых в АУ. Сигналы операций на его входы поступают с дешифратора команд, блока групповых операций, и блоков деления и нормализации УУ. Схема блока 18 представляет собой многоступенчатую собирательную схему.

Функциональной схемы этого блока не приводится.

8.5 ВЫПОЛНЕНИЕ ОПЕРАЦИЙ ПО ОБЩЕЙ ФУНКЦИОНАЛЬНОЙ СХЕМЕ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Из всех выполняемых в АУ операций можно выделить группы операций, логика выполнения которых одинакова.

Такими группами являются:
группа операции Сл1, Сл2, См, Вч1, ПсК, Пр; операция Вч2; группа операций Ум1 и Ум2; операция Дл; группа операций Ср, Вд, Фр; операция Фэ; операция Сд ; операции Нр и Пб; работа АУ с клавишей ПУ, в режиме групповых операций переписи и при выполнении операций Пч и Пф.

В дальнейшем подробно будет рассматриваться выполнение одной операции из группы. При рассмотрении остальных операций данной группы будет указываться только на различия в выполнении.

Для каждой группы операций приводится функциональная схема, в которую включены только элементы, принимающие участие в выполнении операций данной группы, а также временная диаграмма с основными этапами выполнения



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

при 36-м импульсе А5. Сформированный регистром Рг-24 сигнал только сбрасывает регистр Рг-31. Повторного занесения в счетчик в этом случае не производится.

При операции сдвига в зависимости от знака константы сдвига, находящегося в знаковом разряде сумматора, триггер К ставится в единичное или остается в нулевом положении. При отрицательной константе в сумматоре высокий уровень сигнала А2 проходит К-53, Сб49 и открывает К-50, импульс И1 проходит К-50, Сб4-53 и К-54 и ставит триггер К в положение "1". При положительной константе в сумматоре низкий уровень А2 запирает клапан К-53, и триггер К остается в нулевом положении. Константа сдвига в сумматоре находится всегда в обратном коде, поэтому перепись ее в 6Сч-25 производится через клапаны прямого /6К-09/ или обратного /6К-03/ кода. Положительная константа сдвига переписывается через клапаны обратного кода, отрицательная -через клапаны прямого кода.

Преобразование константы в дополнительный код производится в 6Сч-25, куда по сигналу И2 через клапан К-23, Сб3-27, К-26 записывается 1 в младший разряд.

Импульс И2, проходя через К-30, перебрасывает регистр Рг-31 и открывает выдачу сигналов А5. После отсчета нужного количества импульсов сдвига сигнал, сформированный регистром Рг-24, блокирует дальнейшую выдачу импульсов сдвига, сбрасывая Рг-19 через открытый К-18 и Рг-31 через Сб3-33 и К-32.

В том случае, если константа сдвига в сумматоре была равна нулю, добавление 1 в младший разряд поставит счетчики в нулевое положение. Для того, чтобы не выдавать импульсы сдвига в этом случае, введена блокировка -сигнал, сформированный Рг-24, при прибавлении 1 в младший разряд счетчика через открытый клапан К-18 сбрасывает Рг-19 в нулевое положение. Тогда низкий уровень напряжения с единичного выхода регистра Рг-19 закрывает Сп3-29, и импульсов сдвига не вырабатывается. Возврат Рг-19 в единичное состояние происходит в конце операции по заднему фронту импульса И5.

При операции нормализации в самом начале первого такта анализируется содержимое сумматора на переполнение.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ра "К", определяющую направление сдвига и нормализации, а также фиксирующую случай деления равных чисел.

Функциональная схема блока 17 приведена на рисунке 8.27.

Импульсы сдвига А5 являются выделенной группой импульсов серии С120. Количество импульсов сдвига определяется числом, дополнительный код которого предварительно заносится на счетчик блока выработки импульсов сдвига 6Сч-25. Счетчики 6Сч-25, триггер "К" и триггер пересчета импульсов А5 в сигнал А6 в схеме деления 05-Сч-15 сбрасываются импульсом И1, сформированным серией С50 в Сп3-39 через усилитель У-37.

При операциях Ум1, Ум2, Ср, Вд и Фр необходимо выработать группы по 9 импульсов сдвига А5 в каждой после прихода одиночного импульса серии С120 из блока управления разворотом на регистр. Одиночный импульс сигнализирует о том, что очередные 9 разрядов числа выбраны из НМБ на входной сдвигатель АУ. Количество групп импульсов сдвига в этом случае зависит от адреса числа, выбираемого из НМБ. Их может быть либо две, либо четыре. В начале выполнения операции импульс И1 через клапан К-13, Сб2-12, У-11 открывает клапаны 5К-10. При этом через 8Сб4-15 и формирующие клапаны 6К-16 на счетчик 6Сч-25 заносится комбинация 110111, что соответствует числу "9" в дополнительном коде.

Сигналы записи на счетчик формируются задним фронтом серии С120, снимаемой с усилителя У-17.

Первый одиночный импульс серии С120, приходящий с усилителя 14-У-15, передним отрицательным фронтом через клапан К-43 перебрасывает Рг-31 в единичное положение. При этом открывается Сп3-29, так как Рг-19 все время стоит в единичном положении, которое поддерживается импульсом И5. Нулевое положение регистра Рг-19 при выполнении этих операций невозможно, так как клапан К-18 закрыт низким уровнем сигнала .

Серия С120 проходит Сп3-29 и выдается усилителем У-28, как импульсы сдвига А5, во все другие схемы арифметического устройства. Каждый импульс сдвига А5, выданный усилителем У-28, проходит Сб3-27, формируется серией С50 в



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

сбросится вновь в нулевое положение передним фронтом ближайшего импульса серии С-120, проходящего через И-25 и К-21. Задний фронт сигнала Б2 может в общем случае совпадать с передним фронтом серии С120, поэтому для надежной работы Рг-20 имеется клапан, который разрешает сброс регистра только после полного установления его в единичное состояние.

После сброса Рг-20 импульс переноса с единичного анода регистра запускает Рг-18, который в свою очередь сбросится задним фронтом серии С120. Таким образом, Рг-18 и У-15 выделяют ближайший к заднему фронту Б-2 одиночный сигнал серии, который и управляет в дальнейшем работой элементов разворота на регистр.

В зависимости от адреса числа количество сигналов Б-2 различно /см. описание НМБ/. Поэтому количество одиночных импульсов будет соответствовать количеству сигналов Б2.

При выполнении логических операций Ср, Вд, и Фр необходимо иметь всегда 4 одиночных сигнала независимо от адреса числа, выбираемого из НМБ, с тем, чтобы вырабатывать всегда 36 импульсов сдвига, т.к. старший разряд результата этих операций нужно иметь в старшем разряде сумматора.

Поэтому выработка одиночных сигналов при выполнении операций Ср, Вд и Фр производится по заднему фронту сигнала Б1, а не Б2, как для всех других операций. В этом случае высокий уровень сигнала операции Ср, Вд или Фр через Сб2-29 открывает клапан К-27, сигналы Б1 проходят через этот клапан и запускают регистр Рг-20.

При групповой операции переписи с НМЛ на НМБ /Лм2/, работа входных блоков АУ связана с синхронизирующими сигналами НМЛ. В этом случае одиночный импульс вырабатывается от сигнала М3, проходящего через К-19.

Выделенный одиночный сигнал серии отрицательной полярности с усилителя У-15 направляется в блок выработки импульсов сдвига, связанных при операциях Ум1, Ум2, Ср, Вд, Фр с выборкой чисел из НМБ. Одиночный сигнал положительной полярности поступает на счетчик разворота, который работает на избирательную схему ИС-12. Одиночный

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Сброс входного сдвигателя при операции Лм2 производится импульсами СЛ, вырабатываемыми НМЛ, через К-07. Во всех остальных случаях сброс производится импульсом И1, проходящим через К-06, Сб3-02, И-01, Сб2-05, У-04. Помимо этого, при развороте со входного сдвигателя на регистр необходимо сбрасывать входной сдвигатель после каждой переписи очередной девятки. В этом случае одиночный импульс С120, управляющий переписью, с выхода усилителя 16-У-13 дифференцируется в ДС-03, и сигнал, выделенный по заднему фронту, проходя через Сб3-02, И-01, Сб2-05, У-04, сбрасывает входной сдвигатель.

Блок управления разворотом на регистр (16)

Этот блок предназначен для управления разворотом информации, принимаемой из НМБ, на регистр, а также для выработки сигналов, определяющих работу элементов АУ в режиме выполнения групповых операций.

Функциональная схема блока 16 приведена на рис. 8.25. Основной режим работы блока - режим управления разворотом на регистр иллюстрируется с помощью временной диаграммы, изображенной на рис. 8.26. Счетчик разворота Сч16 и Сч17 при выполнении операции Лм2 сбрасывается сигналом СЛ, проходящим через К-26, Сб2-25, И-23. Во всех остальных случаях, а также при остановке машины, счетчик разворота сбрасывается сигналом И1, проходящим через клапан К-24.

Сигналы записи на регистр и триггер знака формируются задним фронтом серии С120, поэтому для надежной работы схем клапаны разворота блока 14 должны открываться одним из импульсов серии С120, ближайшим полным импульсом после заднего фронта подготовительного сигнала воспроизведения НМБ-Б2, временное расположение которого зависит от адреса числа, выбираемого из НМБ.

Регистры Рг-18 и Рг-20 схемы выработки одиночного импульса серии С120 нормально находятся в нулевом положении. Импульс Б2, проходящий через К-28, Сб2-29 и К-27, запускает своим задним фронтом регистр Рг-20, который



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

8 старших числовых разрядов.

Вторая девятка сигналом с 16-У-02 через клапаны 9К-04 записывается в разряды регистра с 27-го по 19-ый.

Третья девятка сигналом с 16-У-03 через клапаны 9К-05 записывается в разряды регистра с 9-го по 1-ый.

При выполнении операции ЛП1 число на регистр поступает непосредственно с клапанов разворота НПЛ, при этом знак через Сб2-18 и У-01 направляется в регистр знака.

При выполнении операций Ум1, Ум2, Ср, Вд, Фр разворота на регистр не производится. Содержимое входного сдвигателя при этих операциях сдвигается импульсами сдвига влево. При этом импульсы переноса через У-08 и СпЗ-15 запускают регистр Рг-07, сигналы с выходов которого направляются либо в схему Ср, Вд, Фр /блок 02/, либо в блок триггера знака /блок 13/.

Во втором такте нормализации константа, зафиксированная в счетчике схемы выработки импульсов сдвига, переписывается через 6К-15 в разряды с 19 по 24 регистра АУ. Клапаны 6К-15 открываются импульсом И4, проходящим через клапан К-17 и усилитель У-16.

При выполнении операции Пск содержимое адресной части регистра команд проходит через клапаны 12К-11, открываемые импульсом И2, и поступает на триггер знака через 13-Сб9-09 - 12-ый разряд и в разряды с 19 по 29-й регистра через 10-5Сб6-24 и 10-Сб7-25 - остальные 11 разрядов.

При вводе информации с клавиатуры пульта управления набранное на клавишах число поступает на входы клапанов 36К-10, которые открываются импульсом У2 через У-14. При этом число записывается на регистр параллельно, а знак записывается в триггер знака через 13-Сб9-09.

Блок сброса и сдвига входного сдвигателя (15)

Этот блок предназначен для выработки сигналов сброса и сдвига входного сдвигателя.

Функциональная схема блока 15 приведена на рис.8.24. Сдвиг входного сдвигателя производится при операциях Ум1, Ум2, Ср, Вд, Фр сигналами Аб через СпЗ-09, ДС-08, Сб2-05 и У-04



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

8. при выполнении операции сдвига / при сдвиге вправо/ содержимое регистра знака 09-Рг-20 импульсом И4 через Сп4-19 переписывается на триггер знака;

9. при операциях Ум1, Ум2 при первом импульсе сдвига Рг-04 стоит в нулевом положении, открывая тем самым Сп3-08.

В этом случае, знак множителя с выхода переноса входного сдвигателя по первому импульсу сдвига проходит через Сп3-08 и записывается в триггер знака, суммируясь там со знаком множимого. Задний фронт первого импульса сдвига Аь перебрасывает регистр Рг-04 в положение "1", открывая тем самым Сп3-02 и закрывая Сп3-08. Поэтому все последующие за знаком разряды множителя с выхода переноса входного сдвигателя направляются через Сп3-02 в схему переписи содержимого регистра на сумматор /блок10/.

Сигналы с выходов триггера знака используются в различных блоках и элементах АУ для выполнения большинства операций, поэтому выдаются усилителем У-01 в виде сигналов А1 и $\bar{А}1$.

Блок разворота на регистр (14)

Этот блок включает в себя входной сдвигатель и клапаны переписи информации на регистр из различных элементов или устройств машины.

Функциональная схема блока 14 приведена на рис.8.23. Запись информации на входной сдвигатель производится через собирательную схему 9Сб2-14 либо с выходных инверторов НМБ /08-01-9И-04/, либо с клапанов разворота НМЛ /05-08-3Сп3-08, 05-08-3Сп3-09, 05-08-3Сп3-10/. Сброс и сдвиг входного сдвигателя производится сигналами с 15-У-04

При развороте числа со входного сдвигателя на регистр /например при операциях Сл1, Сл2, Вч1, Дл1 и др/, содержимое входного сдвигателя переписывается на регистр через клапаны разворота следующим образом.

Первая девятка сигналом с 16-У-01 через клапаны К-02 и 8К-08 записывается в триггер знака и ь разряды с 35 по 28 регистра. Причем через К-02, Сб2-18 и У-01 происходит запись знака в триггер знака; через 8К-08 записываются



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 3.22

сброс триггера знака пр
для формирования сигнала
И-07 и может осуществлят
1. сигналом У1 при з
управления;
2. импульсом И5 при
Дл4 перед занесением зна
через К-14;
3. импульсом И4 при
через клапан К-13;
4. импульсом И1 при о
Пск,Пр,Фв через клапан К-
5. импульсом И2 при о
6. сигналом групповой
Занесение на триггер з
рательную схему Сб9-09 и ф
лами записи, сформированны
С100.
Занесение на триггер знака
1. с 12-го разряда адре
устройства управления при
клапан 14-12 К-11;
2. со знакового разряда
атуре пульта управления маш
3. со знакового разряда
См,Вч1,Вч2,Ум1,Дл4, знак ре
на триггер знака импульсом
4. при операциях Вч1 и
на триггер знака заносится
5. при операциях Ср, Вд,
Сп4-17 переписывает на тригг
ния сумматора;
6. во втором такте опера
пан Сп3-18 переписывает на т
триггера "К" через клапан об
7. при операциях Сл1,Сл2,
производится разворот со вход
АУ, знак с клапана разворота
записывается на триггер знака

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

всегда открыт. После округления результата умножения дополнительные разряды сумматора при положительном результате сбрасываются в нулевое состояние сигналом 04-У-08, при отрицательном результате устанавливаются в положение единиц сигналом 04-У-05.

Блок переносов (12)

Этот блок предназначен для управления циклическим переносом со знакового разряда сумматора на первый разряд сумматора или на первый разряд дополнительного сумматора, а также для управления переносом между 30-м разрядом регистра частного и первым разрядом дополнительного сумматора и переносом между 6-м разрядом дополнительного сумматора и первым разрядом основного сумматора.

Функциональная схема блока 12 приведена на рис.8.21. Инверторы И-08 и И-05, а также И-09 и И-11 включены по типу собирательной схемы на отрицательные импульсы.
При операциях Сл1,Вч2,Ум1,Ум2,Дл1, См циклический перенос производится со знакового разряда сумматора через К-04, И-08, И-02, СЗ-01 на первый разряд дополнительного сумматора. При выполнении остальных операций в этой цепи открыт перенос с 30-го разряда регистра частного через И-05, И-02 и СЗ-01.
При выполнении операций Дл2, Дл3 и Нр1 открыт циклический перенос на первый разряд основного сумматора через клапан К-10, И-09, И-08, СЗ-07. При выполнении других операций К-12 открывает перенос через И-11, И-08 и СЗ-07 между 6-м разрядом дополнительного сумматора и первым разрядом основного сумматора.



Блок триггера знака (13)

Этот блок предназначен для управления работой триггера знака и включает в себя схему управления сбросом триггера знака, схему управления занесением на триггер знака, схему блокировки знака множителя при умножении.

Функциональная схема блока 13 приведена на рис.8.22.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Для обеспечения заданной точности при операции умножения необходимо иметь 6 дополнительных разрядов регистра, и процесс умножения производить не 37-ми разрядном, а в 43-х разрядном сумматоре.

Функциональная схема блока 11 приведена на рис. 8.20.

Для упрощения схем дополнительные разряды регистра и сумматора участвуют при выполнении и большинства других операций. В этих случаях в дополнительном регистре стоят нули, которые переписываются на сумматор через клапаны обратного или прямого кода.

Перепись содержимого дополнительного регистра на сумматор блокируется только во втором и третьем тактах деления, когда 6 дополнительных разрядов сумматора используются для фиксирования 6-ти старших разрядов частного.

Сброс и сдвиг дополнительных разрядов сумматора производится общими сигналами сброса и сдвига регистра частного, снимаемыми с усилителя 06-У-01. Сброс и сдвиг дополнительных разрядов регистра объединен с основным регистром.

Перенос на 1-й разряд дополнительного сумматора может поступать либо со старшего разряда регистра частного, либо со знакового разряда сумматора /циклический перенос/. Перенос с 6-го разряда дополнительного сумматора производится в первый разряд основного сумматора через блок переносов /12/.

Перепись содержимого дополнительного регистра производится через клапаны прямого кода /6К-06/ или клапаны обратного кода /6К-07/, 6С62-08, формирующие клапаны 6Сп3-08. Формирование сигналов записи на дополнительный сумматор производится задним фронтом серии 0120 с усилителя 10-У-15. Во втором и третьем тактах деления формирующие клапаны 6Сп3-08 закрыты низким уровнем напряжения с инвертора И-04.

Сигнал переписи на 6-ой разряд дополнительного сумматора блокируется в клапане К-02 отрицательным импульсом блокировки при округлении отрицательного результата умножения. В нормальном состоянии клапан К-02



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Для обеспечения заданной точности при операции умножения необходимо иметь 6 дополнительных разрядов регистра, и процесс умножения производить не 37-ми разрядном, а в 43-х разрядном сумматоре.

Функциональная схема блока 11 приведена на рис. 8.20.

Для упрощения схем дополнительные разряды регистра и сумматора участвуют при выполнении и большинства других операций. В этих случаях в дополнительном регистре стоят нули, которые переписываются на сумматор через клапаны обратного или прямого кода.

Перепись содержимого дополнительного регистра на сумматор блокируется только во втором и третьем тактах деления, когда 6 дополнительных разрядов сумматора используются для фиксирования 6-ти старших разрядов частного.

Сброс и сдвиг дополнительных разрядов сумматора производится общими сигналами сброса и сдвига регистра частного, снимаемыми с усилителя 06-У-01. Сброс и сдвиг дополнительных разрядов регистра объединен с основным регистром.

Перенос на 1-й разряд дополнительного сумматора может поступать либо со старшего разряда регистра частного, либо со знакового разряда сумматора /циклический перенос/. Перенос с 6-го разряда дополнительного сумматора производится в первый разряд основного сумматора через блок переносов /12/.

Перепись содержимого дополнительного регистра производится через клапаны прямого кода /6К-06/ или клапаны обратного кода /6К-07/, 6Сб2-08, формирующие клапаны 6Сп3-08. Формирование сигналов записи на дополнительный сумматор производится задним фронтом серии С120 с усилителя 10-У-15. Во втором и третьем тактах деления формирующие клапаны 6Сп3-08 закрыты низким уровнем напряжения с инвертора И-04.

Сигнал переписи на 6-ой разряд дополнительного сумматора блокируется в клапане К-02 отрицательным импульсом блокировки при округлении отрицательного результата умножения. В нормальном состоянии клапан К-02



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Задний фронт С120 определяет также момент записи информации на регистр.

Запись информации на регистр может быть произведена из следующих элементов или устройств машины:

1. Из сумматора с преобразованием в прямой код через клапаны прямого кода 35К-11 или через клапаны обратного кода 35К-12.

2. Из входного сдвигателя через клапаны разворота 14-8К-08, 14-9К-04, 14-9К-05, 14-9К-06 при переписи информации из НМБ или НМЛ.

3. Из НПЛ через клапаны разворота 05-02-Сб2-49, 05-02-4К-01, 05-02-5К-03, 05-02-5К-04, 05-02-4К-05, относящиеся к схемам НПЛ.

4. С клавишного устройства пульта управления машины через клапаны 14-36К-10.

5. Из адресной части регистра команд устройства управления в разряды регистра с 19 по 29 через клапаны 14-12К-11.

6. Из счетчика блока выработки импульсов сдвига /01-17/ запись константы нормализации в разряды регистра с 19 по 24 через клапаны 14-6К-15.

В том случае, если все разряды регистра находятся в нулевом положении, на выходе схемы анализа регистра на ноль Сп35-20 возникает высокий уровень, который используется для выработки сигнала ω=1 при операциях Пр, Сд и в первом такте операции нормализации.

Перепись содержимого регистра на сумматор производится с преобразованием кода через клапаны прямого кода 35К-18 или через клапаны обратного кода 35К-19, собирательные схемы 34Сб2-16 и Сб3-17 и формирующие клапаны 35К-14. Формирование сигнала записи производится задним фронтом серии С120, получаемой с усилителя У-15.

В том случае, если все разряды сумматора стоят в положении единиц /т.е. число в сумматоре -0/, то на выходе схемы анализа сумматора на "минус ноль" /Сп37-30/ возникает высокий уровень, который в первом такте деления свидетельствует о случае деления равных чисел.

Высокий уровень
У-32 и заносит
Содержимое с
может быть перепи
1. На выходн
дов в каждой /в
ется знак/. Перепи
налами Б3, Б4, Б5 и
08-У-10, 08-У-11,
Перепись содержим
может быть произве
да / в этом случае
инвертора 08-И-29,
мы 8Сп3-02, 9Сп3-03
паны обратного код
будет на выходе ин
паны 8Сп3-07, 9Сп3-0
панов собираются в
пают на входы выход
2. На регистр п
клапаны прямого кода
ного кода 35К-29 и с
переписываемого числ
К-33 всегда через кл
3. На счетчик бл
переписывается конста
писываются разряды су
но с преобразованием
Клапаны прямого и обр
станты сдвига, а такж
ку 17.

Блок допо
сумматора

Необходимость в до
возникает при выполнени
потеря младших разрядов
в регистре снижает точн

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Задний фронт С120 определяет также момент записи информации на регистр.

Запись информации на регистр может быть произведена из следующих элементов или устройств машины:

1. Из сумматора с преобразованием в прямой код через клапаны прямого кода 35К-11 или через клапаны обратного кода 35К-12.

2. Из входного сдвигателя через клапаны разворота 14-8К-08, 14-9К-04, 14-9К-05, 14-9К-06 при переписи информации из НМБ или НМЛ.

3. Из НПЛ через клапаны разворота 05-02-Сб2-49, 05-02-4К-01, 05-02-5К-03, 05-02-5К-04, 05-02-4К-05, относящиеся к схемам НПЛ.

4. С клавишного устройства пульта управления машины через клапаны 14-36К-10.

5. Из адресной части регистра команд устройства управления в разряды регистра с 19 по 29 через клапаны 14-12К-11.

6. Из счетчика блока выработки импульсов сдвига /01-17/ запись константы нормализации в разряды регистра с 19 по 24 через клапаны 14-6К-15.

В том случае, если все разряды регистра находятся в нулевом положении, на выходе схемы анализа регистра на ноль Сп35-20 возникает высокий уровень, который используется для выработки сигнала $\omega=1$ при операциях Пр, Сд и в первом такте операции нормализации.

Перепись содержимого регистра на сумматор производится с преобразованием кода через клапаны прямого кода 35К-18 или через клапаны обратного кода 35К-19, собирательные схемы 34Сб2-16 и Сб3-17 и формирующие клапаны 35К-14. Формирование сигнала записи производится задним фронтом серии С120, получаемой с усилителя У-15.

В том случае, если все разряды сумматора стоят в положении единиц /т.е. число в сумматоре -0/, то на выходе схемы анализа сумматора на "минус ноль" /Сп37-30/ возникает высокий уровень, который в первом такте деления свидетельствует о случае деления равных чисел.

Высокий уровень в этом случ
У-32 и заносит "1" в тригге

Содержимое сумматора, п
может быть переписано:

1. На выходной регистр 4
дов в каждой /в первой групп
ется знак/. Перепись каждой
налами Б3, Б4, Б5 и Б6, соотве
03-У-10, 03-У-11, 03-У-12 и
Перепись содержимого сумматор
может быть произведена либо ч
да / в этом случае высокий ур
инвертора 08-И-29, который от
мы 8Сп3-02, 9Сп3-03, 9Сп3-04, 9С
паны обратного кода / в этом с
будет на выходе инвертора 08-И
паны 8Сп3-07, 9Сп3-08, 9Сп-09 и
панов собираются в 9Сб8-06 и че
дают на входы выходного регистр

2. На регистр печатающего у
клапаны прямого кода 35К-28, ли
ного кода 35К-29 и собирательну
переписываемого числа, записыва
К-33 всегда через клапан прямого

3. На счетчик блока выработк
переписывается константа сдвига,
писываются разряды сумматора с 1
но с преобразованием в дополнител
Клапаны прямого и обратного кодов
станты сдвига, а также их управле
ку 17.

Блок дополнительных
сумматора и регистра

Необходимость в дополнительных
возникает при выполнении операции
потеря младших разрядов при сдвиге
в регистре снижает точность выполне

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Задний фронт С120 определяет также момент записи информации на регистр.

Запись информации на регистр может быть произведена из следующих элементов или устройств машины:

1. Из сумматора с преобразованием в прямой код через клапаны прямого кода 35К-11 или через клапаны обратного кода 35К-12.

2. Из входного сдвигателя через клапаны разворота 14-8К-03, 14-9К-04, 14-9К-05, 14-9К-06 при переписи информации из НМБ или НМЛ.

3. Из НПЛ через клапаны разворота 05-02-Сб2-49, 05-02-4К-01, 05-02-5К-03, 05-02-5К-04, 05-02-4К-05, относящиеся к схемам НПЛ.

4. С клавишного устройства пульта управления машины через клапаны 14-36К-10.

5. Из адресной части регистра команд устройства управления в разряды регистра с 19 по 29 через клапаны 14-12К-11.

6. Из счетчика блока выработки импульсов сдвига /01-17/ запись константы нормализации в разряды регистра с 19 по 24 через клапаны 14-6К-15.

В том случае, если все разряды регистра находятся в нулевом положении, на выходе схемы анализа регистра на ноль Сп35-20 возникает высокий уровень, который используется для выработки сигнала $\omega=1$ при операциях Пр, Сд и в первом такте операции нормализации.

Перепись содержимого регистра на сумматор производится с преобразованием кода через клапаны прямого кода 35К-18 или через клапаны обратного кода 35К-19, собирательные схемы 34Сб2-16 и Сб3-17 и формирующие клапаны 35К-14. Формирование сигнала записи производится задним фронтом серии С120, получаемой с усилителя У-15.

В том случае, если все разряды сумматора стоят в положении единиц /т.е. число в сумматоре -0/, то на выходе схемы анализа сумматора на "минус ноль" /Сп37-30/ возникает высокий уровень, который в первом такте деления свидетельствует о случае деления равных чисел.

Высокий уровень в этом случае
У-32 и заносит "1" в триггер

Содержимое сумматора, поми
может быть переписано:

1. На выходной регистр 4-м
дов в каждой /в первой группе
ется знак/. Перепись каждой дв
налами Б3, Б4, Б5 и Б6, соответст
03-У-10, 03-У-11, 03-У-12 и 03-
Перепись содержимого сумматора
может быть произведена либо чере
да / в этом случае высокий урове
инвертора 03-И-29, который откры
мы 8Сп3-02, 9Сп3-03, 9Сп3-04, 9Сп3-
паны обратного кода / в этом слу
будет на выходе инвертора 03-И-3
паны 8Сп3-07, 9Сп3-08, 9Сп-09 и 9Сп
панов собираются в 9Сб8-06 и чере
пают на входы выходного регистра.

2. На регистр печатающего устр
клапаны прямого кода 35К-28, либо
ного кода 35К-29 и собирательную с
переписываемого числа, записывается
К-33 всегда через клапан прямого ко

3. На счетчик блока выработки и
переписывается константа сдвига. В
писываются разряды сумматора с 19-г
но с преобразованием в дополнительн
Клапаны прямого и обратного кодов дл
станты сдвига, а также их управление
ку 17.

Блок дополнительных раз
сумматора и регистра (11)

Необходимость в дополнительных ра
возникает при выполнении операции умно
потеря младших разрядов при сдвиге мно
в регистре снижает точность выполнения

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Регистр знака участвует при выполнении операций Сд и Нр, а также групповых операций переписи ЛП1, ЛМ2 и ЛМ3. При операции Сд импульс И1 через СпЗ-18, Сб2-21 и К-19 переписывает в регистр знака содержимое триггера знака. В первом такте Нр, в случае нормализации вправо, импульс И2 заносит "1" в регистр знака через СпЗ-22, Сб3-22, Сб2-21 и К-19.

При операциях групповой переписи перепись знака производится через регистр знака и разряд переполнения сумматора. В этом случае содержимое регистра переписывается в разряд переполнения сумматора только через клапаны прямого кода СпЗ-15, Сб3-11 и К-08. Запись знака на регистр знака при операциях ЛП1, ЛМ2 и ЛМ3 производится со знакового клапана разворота на регистр через усилитель 14-У-01. При остальных операциях запись по анодному входу на регистр знака блокируется СпЗ-23.

Блок массовых каналов (10)

В этом блоке выполняются арифметические и логические операции над числами и командами. Блок 10 является основным блоком арифметического устройства.

Функциональная схема блока 10 приведена на рисунке 8.19.

В состав блока входят следующие основные элементы:

1. 35-ти разрядный сумматор 35 См-13
2. 35-ти разрядный регистр 35Рг-21
3. Клапаны прямого кода - 35 К-18 и обратного кода 35К-19 для переписи содержимого регистра на сумматор.
4. Клапаны прямого кода 35К-11 и обратного кода 35К-12 для переписи содержимого сумматора на регистр.
5. Схема записи на регистр - 8Сб5-23; 5Сб6-24, 8Сб7-25, 18-Сб5-26, 35К-22, У-27.
6. Схема клапанов прямого кода /К-01, 8СпЗ-02, 9СпЗ-03, 9СпЗ-04, 9СпЗ-05/ и обратного кода/8СпЗ-07, 9СпЗ-08, 9СпЗ-09, 9СпЗ-10/для переписи содержимого сумматора на выходной регистр.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Блок разрядов знака и переполнения (09)

Этот блок предназначен для управления работой разрядов знака и переполнения сумматора, а также регистром знака.

Функциональная схема блока 09 приведена на рис. 8.18.

Сброс и сдвиг разрядов знака и переполнения сумматора производится по общей сбросовой шине основного сумматора сигналами 06-У-09, кроме 4-го такта операции деления, при которой необходимо сбросить только один знаковый разряд сумматора. Это производится импульсом ИЗ, проходящим через К-14, К-13, И-12, Сб2-05, См-01. Выходы со знакового разряда сумматора и разряда переполнения усиливаются У-01 и У-02. Вырабатываемые усилителями сигналы $A2, \bar{A2}, A3, \bar{A3}$ используются во всех остальных блоках при выполнении большинства операций.

Для выполнения большинства операций работа блока 09 сводится к записи единиц в разряды знака и переполнения сумматора при переписи содержимого регистра на сумматор через клапаны обратного кода. В этом случае импульс 08-У-25, управляющий переписью, записывает "1" на сумматор знака через Сб3-10 и К-07, на сумматор переполнения - через Сб3-11 и К-08. При переписи через клапаны прямого кода на разряды знака и переполнения пишутся нули, т.к. Сп8-15 закрыта нижним уровнем объединенного сигнала групповой операции Гр.

В конце 4-го такта деления производится перепись знака частного, находящегося в разряде переполнения, в сумматор знака. Для этого сумматор знака предварительно сбрасывается через К-14, а содержимое разряда переполнения через Сп3-06, Сб3-10 и К-07 записывается в сумматор знака. В случае деления нормализованных чисел, когда возможно переполнение, содержимое триггера через Сп3-09, Сб3-10 и К-07 переписывается на знаковый разряд сумматора.

Сброс и сдвиг регистра знака также производится по общей сбросовой шине регистра сигналом 07-У-08.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

При положительном знаке импульс И3 проходит СпЗ-02, Сб4-10 и У-11, при отрицательном знаке - СпЗ-01, СбЗ-08 и У-09.

В первом такте нормализации преобразованием кода управляет триггер знака. Импульс И2 проходит в этом случае через СпЗ-08 или через СпЗ-04.

При операциях Ум2, Ср, Вд, Фр перепись содержимого сумматора на регистр производится импульсом И1, проходящим через клапаны СпЗ-05 и СпЗ-06, также управляемые триггером знака.

При операциях Сд, Ср, Вд, Фр перепись производится также по импульсу И4 через СпЗ-07. Сигнал переписи в этом случае идет только на управление клапанами прямого кода и, кроме того, блокируется при операции Сд в случае К =1 /при операциях Ср, Вд и Фр триггер К всегда в нулевом положении/.

Импульсы, управляющие переписью содержимого регистра на сумматор, выдаются усилителями У-23 /перепись через клапаны прямого кода/ или У-26 /перепись через клапаны обратного кода/.

При операциях Сл1, Сл2, Вч1, Вч2, См и Пск перепись содержимого регистра на сумматор производится с преобразованием кода в зависимости от состояния триггера знака. Импульс И3 в этом случае проходит через К-12, Сб5-15, У-16 и подается на входы клапанов К-07 и К-18. Если в триггере знака стоит "1", то открыт клапан К-17, и перепись происходит через клапаны обратного кода через Сб5-25 и У-26. Если в триггере знака стоит "0", то открыт клапан К-18, и перепись происходит через клапаны прямого кода через Сб5-22 и У-23.

При операциях Ср, Вд, Фр, Сд и Нр2 перепись производится импульсом И5 через К-13, Сб5-15 и т.д.

При операции Фэ перепись производится через К-14, Сб5-15 и т.д.

В режиме занесения чисел с клавиш пульта управления перепись производится сигналом У3, проходящим через Сб5-15 и т.д.

При операциях Ум1 и Ум2 серия импульсов переписи определяется множителем, последовательно поступающим с



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.16

2. Импульсом И3 при
К-13 и Сб5-12.

3. Импульсом И4 при
К-14 и Сб5-12, а также пр
Сб5-12.

4. Импульсом У1 в р
сумматор с клавиш пульта упр

Импульсы сдвига форм
серии СБО до длительности

При операции нормализации
во, импульс И3 через Сп3-
Сб2-04, У-08 сдвигает соде
один разряд.

При операции Сд сдвиг про
К-08 и Сб3-07.

При операциях Ум1 и Ум2 сд
А5 через Сп3-01 и Сб3-07.
А5 в схему выработки сдви
ет, т.к. Сп3-01 закрыта ни
Рг-02 стоит в нулевом поло
А5, задним фронтом которо
ничное положение, открывая
образом в схему сдвига про
первого.

Блок управлени

Этот блок предназначе
разрешающих перепись содер
содержимого регистра на су
сумматора на выходной реги
ющего устройства /ПУ/.

Функциональная схема
Сигналы переписи содержим
вырабатываются усилителями
панами обратного кода/ и у
ками прямого кода/.
При операции Фз преобразов
ковый разряд сумматора.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.15

7. Импульсом с 16-У-05

полнения групповых операций

Импульсы сдвига формиру

серии С50 до длительности 2,

третьем тактах деления сдви

А6. При этом сдвиг основного

ми знака и переполнения прои

Сб2-13, клапан К-12, ДС-11,

полнительных разрядов суммат

производится через клапан К-

ДС-03, Сб2-02 и У-01. В четв

производится импульсами А5 ч

К-14.

При операциях Сд, Нр1,

сдвигают только содержимое

с разрядами знака и перепо

Сдвига дополнительных разряд

частного при этих операциях

Блок сброса и сдв

Этот блок предназначен

сброса и сдвига регистра вме

дополнительными разрядами ре

Функциональная схема бло

сунке 8.16.

При всех операциях, кро

писи, сброс регистра произво

ним по С50 в клапане К-11, ко

инвертируется И-09 и через Сб

регистр вместе с регистром з

разрядами. При групповых опе

сброса регистра 16-У-07 не со

проходит на сброс регистра ч

Сброс регистра производится:

1. Импульсом И2 при опе

Вч2, Ум1, Дл1, Дл4, Нр1, Нр2,

рез К-16.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.14

В конце третьего такта
водит предварительное округ
сравниваются знак 37-го ост
Сп4-10 и Сп4-11. При совпад
ходит Сб4-12, К-13 и подсум
разряд регистра частного, к
сдвигается.

Общий ход работы блока
ния для примера, разобранно
на временной диаграмме /рис

Блок сброса и сдвига
частного (

Этот блок предназначен
сброса и сдвига разрядов зн
ра, основного сумматора, доп
матора и регистра частного
Функциональная схема б
рис. 8.15.

При всех операциях сброс су
лом, сформированным по С50
ется И-15 и через Сб2-10 и
знака, переполнения и основ
тот же импульс с выхода И-15
сывает дополнительные разря
ного.

Сброс сумматора производится
1. Импульсом И1 при опе
К-21 и Сб7-17.
2. Импульсом И-2 при оп
через К-20 и Сб7-17.
3. Импульсом И3 в пер
чай нормализации вправо/ чер
4. Импульсом И4 во втор
операции Фв через К-19 и Сб7
5. Импульсом И5 при опе
К-23 и Сб7-17.
6. Импульсом У1 - в ре
матор с клавиши пульта управ

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Рис. 8.13

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Гл. констр. машины „Урал"
25/VII-57
г. Рапсев

Изм.	Кол.	№ прик.	Подп.	Дат.	Схема функциональная устройства арифметического (блок 04)	Ф 2009000 Сх. Ф-01-04	
Составил		Невский		13.7.57		Литера	Лист	Вс. л.
Проверил		Невский		13.7.57		А	1	1
Гед. кон.		Невский		13.7.57				
Нач. лаб.		Аистов				Предприятие п/я 216 г. Пенза		
Н. контр.								
Нач. отд.								

23.7.57

Рис. 8.12

78

Рис. 8.13

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

В этом случае, в зависимости от комбинации состояний регистров, сигналы /высокие уровни/ возникают либо на выходе СпЗ-06, либо на выходе СпЗ-05, либо на выходе СпЗ-08, проходят СбЗ-06 и К-07 и заносятся в виде "1" на первый разряд сумматора.

Если оба регистра стоят в нулевом положении, то на выходе СбЗ-06 всегда низкий уровень, и в первый разряд сумматора заносится ноль.

При операции Ср /см. временную диаграмму рис 8.10/ высокий уровень на выходе схемы возможен в том случае, если положения регистров 14-Рг-07 и Рг-01 не совпадают. В этом случае сигналы /высокие уровни/ возникают либо на выходе СпЗ-05, либо на выходе СпЗ-08, проходят СбЗ-06 и К-07 и заносятся в виде "1" на первый разряд сумматора.

Если оба регистра стоят в одинаковом положении, то на выходе СбЗ-06 всегда низкий уровень,и в первый разряд сумматора заносится ноль.

Блок выходного регистра (03)

Этот блок служит для связи арифметического устройства с устройствами НМБ и НМЛ.

Функциональная схема блока 03 приведена на рис.8.11 Блок имеет в своем составе выходной регистр 9Рг-02,который является промежуточным звеном переписи содержимого сумматора в НМБ или НМЛ, четыре усилителя - У-10, У-11,У-12 и У-13 - сигналов сворачивания содержимого сумматора по девяткам на выходной регистр и схему управления выходным регистром, выдающую сигналы сброса и записи, а также схему перевода выходного регистра в режим автоматной наладки НМБ.

Сигнал $\overline{Б3}$ проходит через усилитель У10 и открывает клапаны 10-К-01; 10-8спЗ-02 и 10-8спЗ-07 в блоке массовых каналов АУ. Сигнал $\overline{Б7}$ проходит усилитель У-09, дифференцируется и по переднему фронту через И-06 сбрасывает выходной регистр. Содержимое разряда переполнения сумматора, а также 8-ми старших числовых разрядов через кодовые магистрали поступает на клапаны 05-9К-05, в которых формируется задним фронтом сигнала Б7 и записывается на выходной регистр.

Точно также сигналы $\overline{Б4}$,$\overline{Б5}$ [illegible] жимое остальных разрядов [illegible]

В том случае, если пе[illegible] ный адрес, то выдаются тол[illegible] этом перепись на выходной [illegible] со старшей половины суммат[illegible] мы рис. 8.3 и 8.4/.

При переписи содержим[illegible] ление блоком выходного рег[illegible] сигналами Б3 ÷ Б7, которые [illegible] в зависимости от синхронизи[illegible] щий ход групповой операции [illegible]

Блок округл[illegible]

Этот блок производит о[illegible] жения в сумматоре при опера[illegible]

Функциональная схема б[illegible] При положительном результате[illegible] ходит через СпЗ-06, У-05 и [illegible] разряды сумматора в положени[illegible] 6-ой разряд дополнительного [illegible] нии 1, то импульс переноса д[illegible] ший разряд основного суммато[illegible]

Процесс округления отри[illegible] сводится к прибавлению отриц[illegible] ший разряд основного суммато[illegible] старший разряд дополнительно[illegible] положение "0". В этом случае [illegible] Сп4-02 и направляется в блок [illegible] переписи содержимого предвари[illegible] ра через клапаны обратного ко[illegible] го, этот же импульс инвертиру[illegible] репись по 6-му разряду дополн[illegible] импульс И5 проходит через СпЗ[illegible] дополнительные разряды суммат[illegible]

С округленным результато[illegible] такте можно выполнять любую а[illegible]

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.10



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.8



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.8



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

При операции Дл выработка сигнала φ производится в первом такте. Для этого импульс И2 переписывает содержимое знакового разряда сумматора прямым кодом через Сп3-20, а импульс И5 переписывает содержимое знакового разряда сумматора обратным кодом через Сп3-21, далее Сб3-23, К-24 по анодному входу на триггер φ. При делении равных чисел в первом такте деления всегда возникает сигнал А7, который сохраняется до конца такта. В этом случае импульсом И5 в третьем такте деления при положительном делителе /высокий уровень сигнала А7/ происходит подсуммирование единицы в триггер φ по анодному входу через Сп4-22, Сб3-23, К-24. Кроме того, в четвертом такте деления импульс И4 через Сп3-26, Сб2-25, К-04 заносит единицу в триггер φ по сеточному входу, при этом если триггер φ находится в положении "1", то его состояние подтверждается.

Блок сравнения, выделения, формирования (02)

Этот блок предназначен для поразрядного сравнения числа, сдвигаемого в сумматоре, с числом, сдвигаемым во входном сдвигателе АУ, и выработки результата сравнения.

Функциональная схема блока 02 приведена на рис.8.7. Регистры Рг-01 и 14-Рг-07 сбрасываются задним фронтом серии С120 и запускаются импульсами переноса с разряда переполнения сумматора и старшего разряда входного сдвигателя соответственно.

При операции Вд /см. временную диаграмму рис.8.8/ высокий уровень на выходе схемы возможен только при совпадении единичных положений 14-Рг-07 и Рг-01. В этом случае Сп3-08 выдает высокий уровень, который проходит Сб3-06, К-07 и заносится в виде "1" на первый разряд сумматора. Если один из регистров находится в положении нуля, то на выходе Сп3-08 низкий уровень, и в первый разряд сумматора заносится ноль;

При операции Фр /см. временную диаграмму рис. 8.9/ высокий уровень на выходе схемы возможен в том случае, если хотя бы один из регистров 14-Рг-07 и Рг-01 находится в единичном положении.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8,6

клапане К-01 и ставит триггер
При логических операциях Ср
тат операции будет отличен от ну
ваемый постоянно задним фронтом
в положение "1". В этом случае п
И5 проходит через СпЗ-10, открыт
перебрасывает триггер Ш в полож
циях Вд и Фр клапан СпЗ-11 в это
уровнем Рг-15, и сигнал И5 на три
В этом случае, если результат лог
равен нулю, то регистр Рг15 оста
жения. В этом случае при операции
будет равен нулю, а при операции
От При операциях Пр, Сд и Нр1 си
ется в том случае, если число, нах
моменту прихода импульса И5 имеет
дах. В этом случае высокий уровен
лиза регистра на "+0" открывает С
ходит через него, усиливается У-1
формируется серией С120 в клапане
гер Ш в положение 1.

7.8. Схема выработки сигнала φ

нулевое положение производится за
И при наличии сигнала пуска У4,
блокировка сброса триггера φ про
третьем и четвертом тактах делени
нал φ, выработанный в первом так
операции. Кроме того, при работе
вом производится блокировка сброса
сигналом печатающего устройства, к
через инвертор С2-01-И-04.

При операции Сл1, Вч1, Ум1 сиг
ся импульсом И5 при несовпадении
полнения сумматора. В этом случае
лучается либо на выходе К-17, либо
торый через Со2-13 открывает СпЗ-
через СпЗ-08, Со2-25, формируется
триггер φ/Рг-05/ в положение 1.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Содержимое сумматора при выполнении этой операции не изменяется.

В начале операции производится сброс регистра, триггера знака, триггера ω, триггера φ и входного сдвигателя. Выборка числа, находящегося в НМБ, на регистр, а его знака - в триггер знака ничем не отличается от операций Сл1, Сл2, Вч1 и др.

Операция заканчивается анализом содержимого регистра на нуль точно так же, как при операциях Сд и Нр. В случае, если посланное на регистр число равно ± 0, схема анализа регистра на "*0" выдает высокий уровень в блок выработки сигналов ω и φ, который вырабатывает сигнал $\omega = 1$. Сигнал φ при выполнении этой операции всегда равен нулю.

Операция посылки в сумматор Пск (20)

По команде Пск сумматор очищается и в него пересылается число "К" из адресной части регистра команд. При выполнении операции Пск всегда $\varphi = 0$. Знак числа q в команде ставится в 12 разряде и входит в запись числа q наравне с другими двоичными разрядами. Число q записывается в сумматор с 19 по 35 разряд в обратном коде.

Команда Пск дает возможность вводить в сумматор арифметического устройства различные константы, не занимая при этом ячеек накопителя для хранения этих констант /например константы для изменения рабочих ячеек, константы сдвига и т.д./.

Выполнение операции Пск очень сходно с выполнением операции Сл2 с той лишь разницей, что процесс разворота числа через входной сдвигатель заменяется параллельной переписью содержимого адресной части регистра команд в регистр АУ. 12-й разряд адресной части регистра команд переписывается в триггер знака. Сигнал φ при этой операции не вырабатывается. Если результат операции Пск в сумматоре будет отрицательным, то вырабатывается сигнал $\omega = 1$.

Операция суммирования

По команде Сма происходи
ке "а" с содержимым сумматора.
матора блокируется. Единица п
ряда прибавляется в первый ра
тора. Операция суммирования пр
контрольных сумм целого масси
НМБ, введенного туда с НПЛ или

Выполнение операции См в
ве проходит аналогично операци
цей, что при возможном перепол
батывается.

8.4 ФУНКЦИОНАЛЬНЫЕ СХЕ
АРИФМЕТИЧЕСКОГО УСТ

Арифметическое устройство

Блок выработки сигн

Этот блок предназначен для
согласно системе команд в зависи
операции, находящегося в регист

Функциональная схема блока
Блок включает в себя две самост
выработки сигнала ω и схему выр

Схема выработки сигнала ω
водится задним фронтом импульса
К-08, открытый при всех операци
и Нр 2.

Занесение на триггер ω пр
и формирующий клапан К-81.

При операциях Сл1, Сл2, См
Дв, ПсК сигнал $\omega = 1$ вырабатывает
результате в сумматоре. В этом с
указанных операций открывает Сп3
ходит через нее, Сб4-07 формиру

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Нормализация со сдвигом влево

1. Число в сумматоре	00,00 000 000 000 000 000 000 000 000 110 011 000 000	000 000
2. Результат нормализации в сумматоре /первый такт/	00,11 001 100 000 000 000 000 000 000 000 000 000	000 000
3. Сигнал ω	0	
4. Порядок нормализации в сумматоре /второй такт/	11,11 111 111 111 101 000 111 111 111 111 111 111	111 111

Операция посылки в

По команде Пба числ
ячейку "а". При этом число
Если число в сумматоре о
сигнал $\omega=1$.

При операции посылк
черев выходной регистр п

Поскольку содержимо
коде, то перепись на вых
преобразованием кода в з
емого числа, находящегося
роль знакового разряда вы
матора, совпадающий со зн
гером знака. Знак числа
выходной регистр всегда в

Перепись содержимого
производится по девяткам,
Разрешение переписи очере
готовительными сигналами
выходного регистра опреде

Сигнал ω при команд
ке на барабан отрицательн
равен нулю. При операции
дится, поэтому содержимое
вано в дальнейшем.

Операция посылки

По команде Пра регист
ется число из ячейки "а" НМ
При выполнении этой операц
Если посланное число равно
=1. При последующей посы
сбрасывается. Кроме того, п
ния содержимое регистра из
мости многократного исполь
повторить посылку числа в
дится всегда в прямом коде

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Если в сумматоре стоит число в нормальной форме / перед сдвигом содержимое 35-го разряда и триггера знака не совпадают/, то импульсы сдвига не вырабатываются, и сдвига на сумматоре не производится.

Необходимо отметить, что при операции нормализации открыта цепь циклического переноса со знакового разряда сумматора на первый разряд основного сумматора.

При нормализации числа, равного ± 0, сдвиг в сумматоре ничем не может быть заблокирован, однако, при наличии циклического переноса в сумматоре содержимое не портится.

Кроме того, поскольку до сдвига число было переписано в регистр, то содержимое регистра анализируется на нуль, и в этом случае в конце первого такта выдается сигнал $\mathcal{D}$=1, который и сохраняется до конца операции нормализации.

Таким образом, в конце первого такта нормализации в сумматоре находится нормализованное число, а в счетчике блока выработки импульсов сдвига зафиксирован порядок нормализации, равный количеству сдвигов, произведенных на сумматоре.

Сигнал второго такта нормализации блокирует сброс счетчика блока выработки импульсов сдвига, в котором зафиксирован порядок нормализации.

Сброс счетчика производится только в том случае, если в первом такте нормализации был выработан сигнал $\mathcal{D}$=1. Это свидетельствует о нормализации числа ± 0. В этом случае порядок нормализации должен быть равен - 0.

В начале второго такта сбрасывается содержимое регистра, а содержимое сумматора через выходной регистр переписывается в ячейку "а" НМБ так же, как и в случае, разобранном выше. Затем сбрасывается сумматор и триггер знака. Содержимое счетчика схемы выработки импульсов сдвига переписывается в разряды с 19 по 24 регистра, а содержимое триггера К обратным кодом - в триггер знака. Затем, содержимое регистра переписывается на сумматор через клапаны обратного кода, так как в триггере знака в этом случае будет всегда стоять "1".

Примеры выполнения команды Нра в АУ приведены на стр.69.. и стр.70..

Нормализация со сдвигом вправо

1. Число в сумматоре 10,01 101 101 000 000 000 000 000 000 000 000 000 111 111
2. Содержимое триггера К 1
3. Содержимое сумматора, переписанное в регистр с добавленной 1 в регистр знака. 1 10 010 010 111 111 111 111 111 111 111 111 111 000 000
4. Сдвиг содержимого в регистре на один разряд вправо (11 001 001 011 111 111 111 111 111 111 111 111 111 100 000

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Если в сумматоре стоит число в нормальной форме / перед сдвигом содержимое 35-го разряда и триггера знака не совпадают/, то импульсы сдвига не вырабатываются, и сдвига на сумматоре не производится.

Необходимо отметить, что при операции нормализации открыта цепь циклического переноса со знакового разряда сумматора на первый разряд основного сумматора.

При нормализации числа, равного ± 0, сдвиг в сумматоре ничем не может быть заблокирован, однако, при наличии циклического переноса в сумматоре содержимое не портится.

Кроме того, поскольку до сдвига число было переписано в регистр, то содержимое регистра анализируется на нуль, и в этом случае в конце первого такта выдается сигнал $\mathcal{D}$=1, который и сохраняется до конца операции нормализации.

Таким образом, в конце первого такта нормализации в сумматоре находится нормализованное число, а в счетчике блока выработки импульсов сдвига зафиксирован порядок нормализации, равный количеству сдвигов, произведенных на сумматоре.

Сигнал второго такта нормализации блокирует сброс счетчика блока выработки импульсов сдвига, в котором зафиксирован порядок нормализации.

Сброс счетчика производится только в том случае, если в первом такте нормализации был выработан сигнал $\mathcal{D}$=1. Это свидетельствует о нормализации числа ± 0. В этом случае порядок нормализации должен быть равен - 0.

В начале второго такта сбрасывается содержимое регистра, а содержимое сумматора через выходной регистр переписывается в ячейку "d" НМБ так же, как и в случае, разобранном выше. Затем сбрасывается сумматор и триггер знака. Содержимое счетчика схемы выработки импульсов сдвига переписывается в разряды с 19 по 24 регистра, а содержимое триггера К обратным кодом - в триггер знака. Затем, содержимое регистра переписывается на сумматор через клапаны обратного кода, так как в триггере знака в этом случае будет всегда стоять "1".

Примеры выполнения команды Нра в АУ приведены на стр.69.. и стр.70..

Нормализация со сдвигом вправо

1. Число в сумматоре 10,01 101 101 000 000 000 000 000 000 000 000 000 111 111
2. Содержимое триггера К 1
3. Содержимое сумматора, переписанное в регистр с добавленной 1 в регистр знака. 1 10 010 010 111 111 111 111 111 111 111 111 111 111 000
4. Сдвиг содержимого в регистре на один разряд вправо С 11 001 001 011 111 111 111 111 111 111 111 111 111 000

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

сдвигов, в первом случае-отрицательное число, во втором-положительное. При этом знак числа записывается в знаковом разряде, а младший разряд числа- в 19 разряде сумматора.

При решении задач по программам с плавающей запятой часто бывает необходимо привести число к нормальной форме - нормализовать.

Операция нормализации выполняется за два такта. В зависимости от того, имеет ли нормализуемое число переполнение или нули перед первой значащей цифрой после запятой, выполнение операции нормализации осуществляется двумя различными путями. В случае переполнения число должно быть сдвинуто на один разряд вправо / в регистре/. Если нормализуемое число имеет нули перед первой значащей цифрой после запятой, то оно должно быть сдвинуто влево /в сумматоре/ на количество разрядов, равное количеству положительных нулей до первого значащего разряда после запятой.

Таким образом, при операции нормализации число, соответствующее количеству сдвигов, при сдвиге вправо всегда равно 1, при сдвиге влево оно может быть любым от 0 до 35.

В начале первого такта нормализации сбрасывается регистр, триггер ω , триггер φ и анализируется переполнение в сумматоре.

В случае переполнения, если содержимое разрядов знака и переполнения сумматора не совпадает, триггер K ставится в положение "1". При этом возникает сигнал А7, соответствующий единичному положению триггера K .

При отсутствии переполнения в сумматоре триггер K остается в нулевом положении. В этом случае будет сигнал $\overline{A7}$.

1. Триггер K в положении "1" /сдвиг вправо/. Содержимое сумматора переписывается на регистр с преобразованием кода в зависимости от состояния триггера знака, в котором стоит знак нормализуемого числа. В регистр знака заносится единица. Содержимое регистра сдвигается на один разряд вправо.

Сбрасывается сумматор, и содержимое регистра переписывается на сумматор с преобразованием кода в зависимости от знака в триггере знака.

В результате первого такта но
тое вправо на один разряд, ос
станта сдвига /порядок нормал
выработки импульсов сдвига ра

Во втором такте нормализ
нормализации, находящийся в с
ку НМБ, а на сумматор занести
/ в данном случае положительну

В начале второго такта но
регистр, а в младший разряд сч
импульсов сдвига заносится
сумматора сигналами сворачиван
Б3,Б4,Б5,Б6 и Б7 переписываетс
в НМБ. Процесс переписи в НМБ
лее подробно будет рассмотрен
сылки в барабан.

После этого сумматор сбра
чика блока выработки импульсов
ды 19 ÷ 24 регистра, содержимо
вается в триггер знака через к
содержимое регистра через клапа
случае триггер знака стоит в по
ется на сумматор. Таким образом
мализации нормализованное число
в ячейку a НМБ, а порядок -
в этом случае всегда равен 0.

2. Триггер K в положени
этом случае, после переписи сод
гистр с преобразованием кода в
знака, начинается сдвиг суммато
вырабатываемыми блоком выработк
Сдвиг на сумматоре происходит д
лем /35-ом/ разряде сумматора н
первая значащая единица числа.

Выработка импульсов сдвига
дением 35-го разряда сумматора
тором находится знак нормализуем

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1. Число в сумматоре 00,01 101 010 000 000 000 101 101 010 000 000 000 000 000

2. Число в сумматоре, преобразованное в прямой код. 00,01 101 010 000 000 000 101 101 010 000 000 000 000 000

3. Число в ячейке α НМБ. 1 00 000 111 111 111 000 000 000 111 111 111 000

4. Результат формирования числа в сумматоре.

```
00,01 101 010 000 000 000 101 101 010 000 000 000
1 00 000 111 111 111 000 000 000 111 111 111 000
01,01 101 111 111 111 000 101 101 111 111 111 000
```

5. Окончательный результат формирования в сумматоре. 11,10 010 000 000 000 111 010 010 000 000 000 111 111 111

6. Сигнал ω 0

58

1. Первое число в сумматоре 00,11 001 100 111 111 000 000 111 111 000 000 101 000 000

2. Второе число в ячейке 0 10 101 010 000 000 111 111 111 111 000 000 000

3. Выполнение операции Ср и результат в сумматоре.

```
00,11 001 100 111 111 000 000 111 111 000 000 101
 0 10 101 010 000 000 111 111 111 111 000 000 000
-----------------------------------------------
00,01 100 110 111 111 111 111 000 000 000 000 101
```

4. Сигнал ω 1 000 000

59

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0
Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1. Число в сумматоре	11,01 011 011 101 101 101 011 011 011 101 101 100 111 111
2. Число в сумматоре, преобразованное в прямой код.	01,10 100 100 010 010 010 100 100 100 010 010 011 000 000
3. Число в ячейке "а" НМБ.	0 00 000 111 111 111 000 000 000 111 111 111 000
4. Результат выделения числа в сумматоре.	01,10 100 100 010 010 010 100 100 100 010 010 011 0 00 000 111 111 111 000 000 000 111 111 111 000 10,00 000 100 010 010 000 000 000 100 010 010 000
5. Окончательный результат операции Вд в сумматоре.	00,00 000 100 010 010 000 000 000 100 010 010 000 000
6. Сигнал Ω	0

Операция Фр проходит аналогично опер
ти числа. Разница между ними заключае
кон поразрядного логического умножени
ния в схеме формирования заменяется з
ного логического сложения, имеющего с
1 + 1 = 1; 1 + 0 = 1; 0 + 1 = 1;
Пример выполнения команды Фра в АУ пр

Операция сравнения чисел Ср (

По команде Сра содержимое суммато
с содержимым ячейки "а"; при этом выраб
цы в несовпадающих разрядах. Разряд зн
на общих основаниях. При несовпадении
сигнал Ω= 1. При выполнении этой опера
да равен 0.

Операция Ср аналогична ранее рассм
выделения с той лишь разницей, что проц
логического умножения заменяется процес
сравнения двух чисел. Выработка результ
чае производится по закону:

1 и 1 - 0
1 и 0 - 1
0 и 0 - 0
0 и 1 - 1

Кроме того, выработка сигнала Ω=1 п
нения происходит при несовпадении чисел.
Пример выполнения команды Сра в АУ приве

Операция нормализации Нр (1

По команде Нра число в сумматоре, мо
имеет нули перед первой значащей цифрой в
той, сдвигается в сторону старших разрядо
рядов, равное числу нулей первой значащей
число в сумматоре, имеющее единицу перед
гается в сторону младших разрядов на один
После сдвига число записывается в ячейку "
в сумматоре фиксируется число, соответств

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Пример сдвига вправо

1. Константа сдвига в сумматоре	11,11 111 111 111 111 110 100 111 111 111 111 111 111 111 111
2. Знак константы в триггере К	1
3. Число в регистре	10 110 110 101 001 101 001 111 001 101 111 111 000 000
4. Результат после сдвига в регистре	0 00 000 000 001 101 101 010 011 010 011 110 011 011
5. Знак результата сдвига в триггере знака	0
6. Окончательный результат в сумматоре	00,00 000 000 001 101 101 010 011 010 011 110 011 011
7. Сигнал Ω	0

Затем сбрасывается сумматор, содер
переписывается на сумматор через клапан
а содержимое триггера знака переписывае
реполнения.

Выборка числа из НМБ и процесс сдв
ном сдвигателе ничем не отличается от о
Ум2, при этом блок выработки импульсов
как и при умножении, вырабатывает 36 им
А5 4-мя группами, по девять импульсов в

Каждый импульс сдвига сдвигает соде
ра и входного сдвигателя на один разряд
импульсы переноса с разряда переполнения
старшего разряда входного сдвигателя на
му выделения части числа /блок 02/, кото
редь вырабатывает соответствующий разряд
направляет его в освободившийся при сдви
основного сумматора. При этом необходимо
циклического переноса со знакового разря
были закрыты.

По окончании процесса выделения зна
будет в разряде переполнения, а весь ост
татъ основном сумматоре. Для дальнейшего
ния результата в обратный код сбрасывают
триггер знака, содержимое сумматора пере
регистр через клапаны прямого кода, а раз
ния - в триггер знака. Затем сбрасывается
содержимое регистра переписывается на сум
разованием кода в зависимости от состояни
знака.

Пример выполнения команды Вда в АУ приведе

Операция формирования Фр(13)

По команде Фра число в сумматоре скла
числом в ячейке "а" по правилу поразрядного
сложения. Разряд знака складывается на общ
Если в результате формирования во всех раз
нули, образуется сигнал Ω = 1. Сигнал φ пр
этой операции всегда равен 0.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Пример сдвига вправо

| | | |

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

При этом сбрасывается регистр, и содержимое сумматора переписывается в регистр через клапаны прямого кода.

Если триггер К стоит в положении "1", то верный результат сдвига окажется в регистре со знаком в регистре знака. В этом случае происходит сброс триггера знака, и содержимое регистра знака переписывается в триггер знака. Так как в обоих случаях результат сдвига должен получаться в сумматоре, последний сбрасывается, и содержимое регистра переписывается на сумматор с преобразованием кода в зависимости от знака в триггере знака. Одновременно производится анализ содержимого регистра на нуль. Если все разряды регистра окажутся в нулевом положении, то вырабатывается сигнал $\omega = 1$.

Примеры выполнения команд Сда в АУ приведены на стр.59. и стр...60.

Операция выделения части числа Вд(12)

По команде Вда происходит выделение части числа, находящегося в сумматоре, посредством числа, находящегося в ячейке "а," по правилу поразрядного логичеекого умножения. Разряд знака выделяется на общих основаниях. Если в результате выделения во всех разрядах будут нули, образуется сигнал $\omega = 1$. Сигнал φ при выполнении этой операции всегда равен 0.

Закон поразрядного логического умножения заключается в следующем:

1x1=1; 1x0=0; 0x1=0; 0x0=0.

Так как операция выделения производится над числами в прямом коде, предварительно осуществляется преобразование числа, находящегося в сумматоре, из обратного в прямой код, а результат, операции, полученный в сумматоре в прямом коде, вновь преобразуется в обратный код и остается в сумматоре.

В начале операции сбрасывается регистр, и содержимое сумматора переписывается на регистр с преобразованием кода в зависимости от знака в триггере знака.

Пример сдвига влево

1. Константа сдвига в сумматоре	00,00 000 000 000 001 011 000 000 000 000 000
2. Знак константы сдвига в триггере К	0
3. Число в регистре	0 10 110 110 101 001 101 001 111 001 101 101 111 111
4. Знак в триггере знака	1
5. Результат после сдвига в сумматоре	01,00 110 100 111 100 110 111 111 100 000 000 000 000
6. Содержимое сумматора, переписанное в регистр.	0 00 110 100 111 100 110 111 111 100 000 000 000 000
7. Знак результата сдвига в триггере знака	1
8. Окончательный результат сдвига в сумма-	

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1. Число в сумматоре 00, 10 011 101 011 101 011 111 100 000 001 101 010 000 000
2. Число в ячейке ЦПМБ 1 01 111 001 111 010 101 010 101 101 011 101 110
3. Содержимое в сумматоре, переписанное в регистр. 0 10 011 101 011 101 011 111 100 000 001 101 010 000 000
4. Содержимое регистра, переписанное в сумматор с новым знаком 11,10 000 110 000 101 010 111 010 010 100 010 001 111 111
5. Сигнал Ш 1

Направление сдвига определяетс
торе; при положительном числе
регистре сдвигается влево. Опе
логической операцией, и поэтом
ся так-же, как и другие разряд
Если после сдвига во всех разр
нули, то вырабатывается сигнал
этой операции переполнение бло
не производится.

Подготовка элементов АУ к
та сводится к сбросу триггера
ке преобразованию константы сдв
ре, в дополнительный код и пере
выработки импульсов сдвига для
количества сдвигающих импульсов
Одновременно знак константы сдв
ковом разряде сумматора, перепи
триггер "к", а знаковый разряд
триггере знака, переписывается
ра /регистр знака/.

Единичное или нулевое поло
нейшем влияет на ход операции с
триггера К вырабатываются, как
ределяют ход операции.

Дальше выполнение операции
разом. Сумматор сбрасывается, со
писывается на сумматор прямым ко
знака переписывается в разряд не
импульсы сдвига А5 начинают одно
мого регистра вправо и содержимо
Если константа сдвига равна + 0,
не вырабатывается и сдвиг ни в с
не производится.

Если триггер К стоит в пол
результат сдвига нужно брать из
сдвиг логический, и знак сдвигае
то знаком сдвинутого числа следу
разряда переполнения сумматора,
в предварительно сброшенный тригге

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

2. Частное в шести дополнительных разрядах сумматора и регистре частного. 0 11 001 111 111 111 111 111 111 111 111 111 111 111

3. Округление частного-выработка еще одного разряда частного по общему закону выработки частного и добавления его в младший разряд регистра частного. 0 11 001 111 111 111 111 111 111 111 111 111 111 111

1

0 11 010 000 000 000 000 000 000 000 000 000 000 000

Четвертый такт

1. Сдвиг полученного в конце 3-го такта частного в основной сумматор. Разряд переполнения переписывается в разряд знака и триггер знака 00, 11 010 000 000 000 000 000 000 000 000 000 000

2. Окончательный результат деления в сумматоре. 00, 11 010 000 000 000 000 000 000 000 000 000 000

3. Знак результата в триггере знака 0

4. Сигнал ω 0

Кроме того, необходимо иметь в вид
сумматоре влево единица переноса
сумматора идет по цепи циклическо
разряд основного сумматора.

Операция формировани

По команде Фза знак числа в с
на знак числа в ячейке "а".

Число в сумматоре получается
число в сумматоре получится отриц
сигнал ω=1.

При выполнении операции Фз в
дится сброс триггера ω, триггера
теля.

По подготовительным сигналам
/Б2/ производится выборка числа из
его знак направляется в триггер зн
ции содержимое регистра не использ
в начале такта не сбрасывается. По
произведения числа из НМБ регистр
го переписывается содержимое сумм
ет в прямой код в зависимости от з
матора. Затем сбрасывается суммато
ра переписывается в сумматор также
кода, но уже в зависимости от знак
гере знака.

В результате число с перфорир
знаком оказывается в сумматоре.

Если результат в сумматоре бу
то вырабатывается сигнал ω=1.

Сигнал φ всегда равен нулю.
Пример выполнения команды Фза в АУ

Операция сдвига Сд (

По команде Сда число, находящ
гается на количество разрядов, соот
числа в сумматоре, расположенному
35.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Циклический перенос в этом случае происходит также не на первый разряд дополнительного сумматора, а на первый разряд основного сумматора.

Закон выработки частного основан на сравнении знаковых разрядов остатка / т.е. знакового разряда сумматора/ и делителя/ т.е. содержимого триггера знака/. при совпадении содержимого триггера знака и знакового разряда сумматора в соответствующий разряд частного пишется единица, при несовпадении - нуль. Таким образом весь процесс деления происходит в обратном коде, частное также получается в обратном коде. Каждый выработанный разряд частного записывается в первый разряд регистра частного и сдвигается общим сдвигом сумматора, дополнительных разрядов сумматора и регистра частного.

В конце третьего такта деления происходит предвари - тельное округление частного по общему закону выработки частного, но без сдвига сумматора, дополнительных разрядов и регистра частного.

В четвертом такте деления частное из дополнительных разрядов сумматора и регистра частного сдвигается в основной сумматор. При этом знак частного оказывается в разряде переполнения и затем переписывается в знаковый разряд сумматора и дублируется в триггере знака.
Кроме того, в случае отрицательного результата деления происходит окончательное округление результата. Для этой цели регистр сбрасывается и переписывается на сумматор обратным кодом.
Поскольку в четвертом такте деления циклический перенос со знакового разряда сумматора закрыт, то такая перепись эквивалентна вычитанию единицы из младшего разряда сумматора.

В случае отрицательного результата вырабатывается также сигнал $\bar{w} = 1$.

Пример выполнения команды Дла в АУ приведен на стр 53 и 54
Процесс деления /2-й и 3-й такт /иллюстрируется с помощью таблицы 8.3.

При рассмотрении таблицы необходимо помнить, что делитель в регистре и знак делителя в триггере знака сохраняются до конца операции деления.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

В результате знак числа p остается в триггере знака, модуль числа p – в регистре в прямом коде. Дальнейшее выполнение операции Ум2 ничем не отличается от операции Ум1 с той лишь разницей, что сигнал φ в этом случае всегда равен нулю, а знак в триггере знака всегда совпадает со знаком результата в сумматоре.

Операция деления Дл (07)

По команде Дла число в сумматоре делится на число в ячейке "а."

Если число в сумматоре /делимое/ по модулю больше числа в ячейке "а"/делитель/, то образуется сигнал φ и фиксируется в индикаторе переполнения. Если результат получится отрицательным, то выдается сигнал $\omega = 1$.

При работе с фиксированной запятой возможность деления определяется неравенством $p < q$ для получения результата $|\frac{p}{q}| < 1$.

Возможность деления с последующей нормализацией результата при работе с плавающей запятой для случая $p \geq q$ и $p = q$, где p и q -нормализованные числа, будет рассмотрена дальше при детальном разборе выполнения операции Дл по полной функциональной схеме АУ.

Для выполнения операции деления используется 4 такта работы машины. В первом такте производится выборка делителя q на регистр АУ и оценка возможности деления /выработка сигнала φ в случае $p \geq q$/

Во втором и третьем тактах происходит собственно процесс деления. Выработанное частное при этом фиксируется в регистре частного и дополнительных разрядах сумматора. В последнем, четвертом такте деления производится сдвиг частного из регистра частного в основной сумматор и окончательное формирование результата в сумматоре.

Рассмотрим выполнение операции деления более подробно. В начале операции сбрасывается регистр, триггер знака, триггер ω, триггер φ, входной сдвигатель; содержимое знакового разряда сумматора переписывается на триггер φ через клапан прямого кода.

Затем на регистр из
знак числа q запи
няется там до конца
мое регистра перепи
Поскольку процес
восстановления оста
гистра в сумматор о
щегося в сумматоре.
сумматоре содержимо
тор через клапаны о
ного знака – через
рования содержимое
переписывается на т
обратного кода. Рез
будет свидетельство
реполнения. Действи
разряда сумматора д
то делимое меньше д
равен 0. В противно
ния триггер φ ост
следующей операции
третьем и четвертом
пульсов сдвига выра
по 36 импульсов в к
во втором и третьем
счетчиком в импульс
деления. Каждый имп
матора влево на оди
вующий разряд частн
ного при делении и
на сумматор через к
в зависимости от зн
Так как 6 дополн
выполнении операции
нания частного, то
на сумматор, перепис
ра блокируется инве
третьего тактов дел

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Округление отрицательного результата производится вычитанием единицы из младшего разряда сумматора в том случае, если в старшем разряде дополнительного сумматора будет нуль.

В этом случае сбрасывается регистр, и его содержимое /нули/ переписываются на сумматор через клапаны обратного кода с блокировкой переписи по 6-му разряду дополнительного сумматора. После округления производится сброс дополнительного сумматора в положение 111 111.

При вычислении выражения вида $p \cdot q + \lambda$ даже в том случае, если $|p|<0$, $|q|<0$; $|\lambda|<0$; возможно переполнение в сумматоре. Поэтому при выполнении операции Ум1 так же, как и при операциях Сл1 и Вч1, производится выработка сигнала φ. Знак результата операции в конце такта переписывается в триггер знака. Кроме того, в том случае, если результат - отрицательный, вырабатывается сигнал $\omega = 1$.

Пример выполнения команды Ум1а в АУ приведен на стр. 47.., и иллюстрируется с помощью таблицы 8.2. Для простоты число λ в этом примере принято равным 0.

Вторая операция умножения чисел Ум 2 (06)

По команде Ум2а число в сумматоре умножается на число в ячейке a.

Сигнал φ всегда равен нулю.

Если результат получится отрицательным, то выдается сигнал $\omega = 1$.

Операция Ум2 применяется для вычисления выражения вида $p \cdot q$. Число p находится в сумматоре, знак числа p, помимо разрядов знака и переполнения сумматора, находится в триггере знака. В связи с этим подготовка элементов АУ к выполнению операции Ум2 сводится к необходимости сбросить триггер, переписать содержимое сумматора на регистр с преобразованием в прямой код в зависимости от знака в триггере знака, сбросить сумматор и входной сдвигатель.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Округление отрицательного результата производится вычитанием единицы из младшего разряда сумматора в том случае, если в старшем разряде дополнительного сумматора будет нуль.

В этом случае сбрасывается регистр, и его содержимое /нули/ переписываются на сумматор через клапаны обратного кода с блокировкой переписи по 6-му разряду дополнительного сумматора. После округления производится сброс дополнительного сумматора в положение 111 111.

При вычислении выражения вида $p \cdot q + \lambda$ даже в том случае, если $|p|<0$; $|q|<0$; $|\lambda|<0$; возможно переполнение в сумматоре. Поэтому при выполнении операции Ум1 так же, как и при операциях Сл1 и Вч1, производится выработка сигнала φ. Знак результата операции в конце такта переписывается в триггер знака. Кроме того, в том случае, если результат - отрицательный, вырабатывается сигнал $\omega = 1$.

Пример выполнения команды Ум1а в АУ приведен на стр. 47.., и иллюстрируется с помощью таблицы 8.2. Для простоты число λ в этом примере принято равным 0.

Вторая операция умножения чисел Ум 2 (06)

По команде Ум2а число в сумматоре умножается на число в ячейке a.

Сигнал φ всегда равен нулю.

Если результат получится отрицательным, то выдается сигнал $\omega = 1$.

Операция Ум2 применяется для вычисления выражения вида $p \cdot q$. Число p находится в сумматоре, знак числа p, помимо разрядов знака и переполнения сумматора, находится в триггере знака. В связи с этим подготовка элементов АУ к выполнению операции Ум2 сводится к необходимости сбросить триггер, переписать содержимое сумматора на регистр с преобразованием в прямой код в зависимости от знака в триггере знака, сбросить сумматор и входной сдвигатель.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Округление отрицательного результата производится вычитанием единицы из младшего разряда сумматора в том случае, если в старшем разряде дополнительного сумматора будет нуль.

В этом случае сбрасывается регистр, и его содержимое /нули/ переписываются на сумматор через клапаны обратного кода с блокировкой переписи по 6-му разряду дополнительного сумматора. После округления производится сброс дополнительного сумматора в положение 111 111.

При вычислении выражения вида $p \cdot q + \lambda$ даже в том случае, если $|p|<0$, $|q|<0$; $|\lambda|<0$; возможно переполнение в сумматоре. Поэтому при выполнении операции Ум1 так же, как и при операциях Сл1 и Вч1, производится выработка сигнала φ. Знак результата операции в конце такта переписывается в триггер знака. Кроме того, в том случае, если результат - отрицательный, вырабатывается сигнал $\omega = 1$.

Пример выполнения команды Ум1а в АУ приведен на стр. 47... и иллюстрируется с прмощью таблицы 8.2. Для простоты число λ в этом примере принято равным 0.

Вторая операция умножения чисел Ум 2 (06)

По команде Ум2а число в сумматоре умножается на число в ячейке a.

Сигнал φ всегда равен нулю.

Если результат получится отрицательным, то выдается сигнал $\omega = 1$.

Операция Ум2 применяется для вычисления выражения вида $p \cdot q$. Число p находится в сумматоре, знак числа p, помимо разрядов знака и переполнения сумматора, находится в триггере знака. В связи с этим подготовка элементов АУ к выполнению операции Ум2 сводится к необходимости сбросить триггер, переписать содержимое сумматора на регистр с преобразованием в прямой код в зависимости от знака в триггере знака, сбросить сумматор и входной сдвигатель.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

После того, как вычитаемый модуль записан на регистре, содержимое его переписывается на сумматор через клапаны обратного кода. В результате в сумматоре получается разность модулей. Знак получившейся разности дублируется в предварительно сброшенном триггере знака. Если разность модулей отрицательна, вырабатывается сигнал $\omega = 1$. Сигнал φ при выполнении этой операции всегда равен нулю. Пример выполнения команды Вч2а в АУ приведен на стр.....41

Первая операция умножения чисел Ум 1 (05)

По команде Ум1а число, находящееся в регистре /множимое/, умножается на число, находящееся в ячейке "а" /множитель/, и прибавляется к числу в сумматоре. Если результат, получившийся в сумматоре, превысит по модулю максимально возможное в машине число, то выдается сигнал переполнения φ и фиксируется в индикаторе переполнения. Если результат получится отрицательным, то выдается сигнал $\omega = 1$.

Операция Ум1 позволяет вычислять выражения вида $p \cdot q + \lambda$. Перед началом операции в сумматоре стоит число λ в регистре- число p, в триггере знака-знак числа p. Подготовка операции сводится к сбросу триггера ω, триггера φ, входного сдвигателя и занесению дополнительного кода "9" в счетчик блока выработки импульсов сдвига.

Блок выработки импульсов сдвига при этой операции должен выработать 36 импульсов сдвига, четырьмя группами по 9 импульсов в каждой. Начало следования каждой группы импульсов сдвига определяется подготовительным сигналом воспроизведения НМБ.

Первый подготовительный сигнал воспроизведения НМБ заносит знак и восемь старших разрядов числа на входной сдвигатель и открывает выдачу первых 9 импульсов сдвига в блоке выработки импульсов сдвига. Первый импульс сдвига из этой группы сдвигает содержимое входного сдвигателя на один разряд влево. При этом сигнал переноса с 9-го разряда входного сдвигателя, являющийся

знаком числа q, напра
суммируется со стоящим та
тате в триггере знака пол
По второму и всем дал
те со входным сдвигателем
содержимое регистра. При
входного сдвигателя окаже
регистра перепишется на с
да, если же-нулем, то сдви
сумматор не переписывается
ляет триггер знака, в кото
ния. Если знак p отрицател
находится в единичном сост
мого регистра на сумматор
ратного кода. Если знак p
пись производится через кл
Поскольку при сдвиге р
ды будут теряться, то для
сительной точности результ
няются с точностью до поло
разряда /необходимо иметь
регистра и сумматора. Пере
и дополнительных разрядов
раллельно.
В конце операции произ
и сброс дополнительных раз
000000 для положительного
111 111 для отрицательного
зультат умножения в суммато
ратном коде.
Округление положительно
сбросом дополнительных разр
000000. Тогда, если в 6-м р
матора будет единица /отбра
вины младшего значащего раз
то импульс переноса добавля
основного сумматора.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1. Уменьшаемое в сумматоре — 00,10 101 010 000 000 101 101 010 000 000 101 101 | 000 000

2. Вычитаемое в ячейке "а" НМБ — 0 01 101 001 000 000 001 010 101 000 001 101 010

3. Вычитаемое в регистре — 0 01 101 001 000 000 001 010 101 000 001 101 010 | 000 000

4. Знак вычитаемого в триггере знака — 1

00,10 101 010 000 000 101 101 010 000 000 101 101 | 000 000
11,10 010 110 111 111 110 101 010 111 110 010 101 | 111 111

00-01 000 001 000 000 100 010 100 111 111 000 000 | 111 111
↳1 единица циклического переноса | +1

5. Результат вычитания в сумматоре — 00,01 000 001 000 000 100 010 100 111 111 000 011 | 000 000

6. Знак результата в триггере знака — 0

7. Сигнал ω — 0

8. Сигнал φ — 0

1. Число в сумматоре — 11,11 010 111 010 111 000 000 111 010 111 010 111 | 111 111

2. Модуль числа в сумматоре после пересылки — 00,00 101 000 101 000 111 111 000 101 000 101 000 | 000 000

3. Вычитаемый модуль в ячейке "а" НМБ — 0 00 001 111 001 111 000 000 000 001 000 001 000 | 000 000

00,00 101 000 101 000 111 111 000 101 000 101 000 | 000 000
11,11 110 000 110 000 111 111 111 110 111 110 111 | 111 111

00,00 011 001 011 001 111 111 000 100 000 011 111

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1. Первое слагаемое в сумматоре	11,00 101 111 101 001 011 000 101 011 000 101 101 111 111
2. Вторые слагаемое в ячейке "а" НМБ	1 11 101 111 101 001 011 000 101 011 000 101 111
3. Вторые слагаемое в регистре	0 11 101 111 101 001 011 000 101 011 000 101 111 000 000
4. Знак второго слагаемого в триггере знака	1
	11,00 101 111 101 001 011 000 101 011 000 101 101 111 111
	11,00 010 000 010 110 100 111 000 100 111 010 000 111 111
	10,00 111 111 111 111 111 111 111 111 111 110 111 110
	единица циклического переноса + 1
5. Результат сложения в сумматоре	10,00 111 111 111 111 111 111 111 111 111 110 111 111
6. Сигнал ω	1
7. Сигнал φ	1

Операция вычит

По команде Вч1а прои
ние числа, находящегося
торе.

Если результат, получивш
модулю максимально возмо
ется сигнал переполнения
переполнения.

Если число, получившееся
ным, то выдается сигнал

Операция Вч1 проходит
Сл1, с той лишь разницей,
находящийся в триггере зна
на обратный.

Для этой цели в начале опе
ется и в него заносится ед
емый из НМБ знак вычитаемо
ницей триггера знака, меня
нения команды Вч1 а в АУ п

Операция вычитания

По команде Вч2а из модул
ется модуль числа, находящег
Если результат, получившийся
тельным, то выдается сигнал
полнении операции Вч2 всегда

В начале операции сбрасы
ный регистр, триггер ω , тр
тель. Первое число, находящее
ется на регистр с преобразова
мости от его знака в триггере
и триггер знака сбрасываются.

Число, находящееся в реги
Уменьшаемого. Он переписывает
матор, после чего регистр сбр

Выборка второго числа на р
также, как и во всех ранее рас

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

При выполнении этой операции в начале такта сбрасываются регистр, триггер знака, триггер ω, триггер φ и входной сдвигатель. Сброс сумматора и дополнительных разрядов сумматора не производится.

Сигнал операции Сл1 открывает клапан циклического переноса [x] со знакового разряда сумматора на 1-й разряд дополнительных разрядов сумматора, а также перенос с 6-го разряда дополнительного сумматора на первый разряд основного сумматора.

Выборка числа из НМБ на регистр АУ, а знака - в триггер знака производится аналогично операции Сл2.

После выборки числа на регистр содержимое регистра переписывается на сумматор с преобразованием кода. Получившийся результат в сумматоре является суммой двух слагаемых, которая по модулю в общем случае может быть больше единицы. Поэтому, если содержимое разряда знака сумматора не совпадает с содержимым разряда переполнения, в конце операции происходит выработка сигнала $\varphi=1$. Кроме того, в конце каждой операции, выполняемой АУ, необходимо знак результата зафиксировать в триггере знака, так как он может использоваться для выполнения последующих операций. Для этой цели триггер знака сбрасывается, и в него переписывается содержимое знакового разряда сумматора. Если результат, получившийся в сумматоре отрицателен, то так же, как и при операции Сл2, вырабатывается сигнал $\omega=1$. Примеры выполнения команды Сл1а в АУ приведены на стр. 37 и стр. 38.

---

x/. Здесь и в дальнейшем для упрощения описания термины электрических цепей часто будут заменяться арифметическими терминами; например : вместо "открывает клапан для сигнала единицы циклического переноса" написано - открывает клапан циклического переноса .

1. Первое слагаемое в сумматоре 00,01 010 101 101 111 001 101 000 011 010 011 110 000 000
2. Второе слагаемое в ячейке НМБ. 0 01 001 101 000 010 000 101 010 011 101 110 000
3. Второе слагаемое в регистре 0 01 001 101 000 010 000 101 010 011 101 110 000 000
4. Знак второго слагаемого в триггере знака 1

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Положительное число переписывается на сумматор через клапаны прямого кода, сохраняя свое изображение;

отрицательное число через клапаны обратного кода, при этом изображение числа меняется на обратное.

При переписи содержимого регистра на сумматор с преобразованием в обратный код в разряды знака и переполнения сумматора автоматически заносится комбинация "00"/ при переписи через клапаны прямого кода/ либо комбинация "11" / при переписи через клапаны обратного кода./ Таким образом, содержимое разряда знака указывает на знак находящегося в сумматоре числа.

Для чисел, модуль которых меньше единицы, содержимое разрядов знака и переполнения совпадают /т.е. 00 - число положительное, 11- число отрицательное/.

Если результат операции получается по модулю больше единицы и меньше двух /переполнение/, то содержимое сумматора знака не совпадет с содержимым сумматора переполнения, и знак этого числа определяется содержимым знакового разряда сумматора / комбинация 01 - положительное переполнение, комбинация 10 - отрицательное переполнение/.

Если полученное в сумматоре число будет отрицательным, то в конце операции, по сигналу А2, который вырабатывается в том случае, если в знаковом разряде сумматора записана единица, вырабатывается сигнал $\omega = 1$.

Сигнал φ при этой операции всегда равен нулю. Примеры выполнения операции Сл2 приведены на стр. 34... и 35..

Первая операция сложения чисел Сл 1(01)

по команде Сл1а происходит алгебраическое сложение числа в сумматоре с числом в ячейке "а".

Если результат, получившийся в сумматоре, превысит по модулю максимально возможное в машине число, то выдается сигнал переполнения φ и фиксируется в индикаторе переполнения. Если число, получившееся в сумматоре, будет отрицательным, то выдается сигнал $\omega = 1$

	Регистр										Дополнительные разряды регистра	
1. Число в ячейке "а" НМБ	0,11	101	010	101	001	000	110	111	100	110	000	000
2. Число в регистре	0,11	101	010	101	001	000	110	111	100	110		
регистр знака	0											
3. Знак в триггере знака	0											
4. Результат операции Сл2 в сумматоре	0,11	101	010	101	001	000	110	111	100	110	000	000

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

5. С клавиатуры пульта управления машиной-параллельно по всем 36 разрядам.

Числовой материал из арифметического устройства выдается:

1. В НМБ-4-мя группами по 9 разрядов в каждой группе при записи в полную ячейку или 2-мя группами по 9 разрядов в каждой группе при записи в неполную ячейку.

2. В НМЛ-двенадцатью группами по 3 разряда в каждой группе.

3. В печатающее устройство или в выходной перфоратор -по 36 разрядам параллельно.

Рассмотрение выполнения операций в АУ по блок-схеме удобнее всего начать с простейшей операции Сл2. Некоторые подробности и временные соотношения между сигналами пока будут опущены.

Вторая операция сложения чисел Сл 2(02)

По команде Сл2а очищается сумматор,и содержимое ячейки "а" алгебраически складывается с нулем. Если число, получившееся в сумматоре, будет отрицательным,то выдается сигнал $\omega=1$. Сигнал φ при выполнении операции Сл2 всегда равен нулю.

При выполнении этой операции в начале такта происходит подготовка к работе всех необходимых для выполнения операции элементов АУ.

При этом производится сброс сумматора,[x/] сброс регист-



x/. Здесь и в дальнейшем описании для сокращения под терминами подразумеваются:

а/ Сброс сумматора-сброс основного сумматора, разрядов знака и переполнения,дополнительных разрядов сумматора и регистра частного.

б/ Сдвиг сумматора-подразумевается сдвиг основного сумматора, разрядов знака и переполнения.

в/ Сдвиг регистра частного-подразумевается сдвиг регистра частного и дополнительных разрядов регистра.

г/ Сброс регистра-подразумевается сброс основного регистра,регистра знака и дополнительных разрядов регистра.

д/ Сдвиг регистра - подразумевается сдвиг основного

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 8.3



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Для этой цели на рис. 8.2,8.3 и 8.4 приведено взаимное расположение этих сигналов в зависимости от адреса числа, стоящего в регистре команд.

На рис. 8.2 дано расположение сигналов Б1 и Б2 для случаев:

а/ полный адрес,

б/ неполный чётный адрес,

в/ неполный нечетный адрес.

Расположение сигналов Б3,Б4,Б5,Б6 и Б7 для случая полного адреса приведено на рис. 8.3, для случая неполного адреса на рис. 8.4.

Подробное описание выработки всех применяемых в АУ сигналов и их временные соотношения приводятся в тех параграфах, где рассматривается работа блока или элемента, вырабатывающего эти сигналы.

8.3 ВЫПОЛНЕНИЕ ОПЕРАЦИЙ ПО УКРУПНЕННОЙ БЛОК-СХЕМЕ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Укрупненная блок-схема арифметического устройства приведена на рис. 8.5. Для первоначального рассмотрения процесса выполнения операций в арифметическом устройстве все каналы АУ, по которым проходит числовой материал, в этой схеме изображены более подробно. Кроме того, на схеме приведены также основные связи между отдельными блоками, вырабатывающими все необходимые для выполнения данной операции сигналы.

Числовой материал в АУ поступает:

1. Из НМБ-4-мя группами по 9 разрядов в каждой группе в случае воспроизведения полной ячейки или 2-мя группами по 9 разрядов в случае воспроизведения неполной ячейки;
2. Из НМЛ-12-ю группами по 3 разряда в каждой группе;
3. Из НПЛ- 4-мя группами по 9 разрядов в каждой в случае переписи материала в полные ячейки или 3-мя группами по 6 разрядов в группе в случае переписи материала в неполные ячейки;
4. Из УУ -перепись адресной части регистра команд при выполнении операции Пск происходит параллельно по всем 12-ти разрядам;



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

1	2	3
$A2$ и $\overline{A2}$	01-09-У-02	Используется для управления преобразованием кода при переписи содержимого сумматора на регистр, в схеме выработки частного и для управления преобразованием кода при переписи делителя на сумматор, для выработки сигналов ω и φ и т.д.
$A3$ и $\overline{A3}$	01-09-У-01	Используется для выработки сигнала переполнения φ, определения направления сдвига нормализуемого числа и т.д.
$A4$ и $\overline{A4}$	01-10-У-33	Используется для управления выработкой необходимого количества импульсов сдвига при выполнении операции нормализации.
A 5	01-17-У-28	Используются для формирования сдвигающих импульсов в сумматоре, регистре и входном сдвигателе.
A 6	01-05-У-14	Используются для формирования сдвигающих импульсов в сумматоре и регистре частного и для управления переписью делителя на сумматор при выполнении операции деления.
$A7$ и $\overline{A7}$	01-17-У-52	Используются для определения направления сдвига при выполнении операций сдвига и нормализации, а также для фиксации случая деления равных чисел.
ω	01-01-Р -02	Используется в УУ при выполнении операции условной передачи управления Е1, и в АУ при выполнении операции нормализации Нр.
φ	01-01-Р -05	Используется в УУ.

Для рассмотрения работы арифметического устройства весьма важное значение имеет расположение сигналов Б1,Б2,Б3,Б4,Б5,Б6 и Б7 в такте машины.



Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

ны в зависимости от выполняемой операции.

Длительность и временное расположение серий и управляющих импульсов в такте машины показано на временной диаграмме, изображенной на рис. 8.1.

Из устройства управления в АУ поступают, кроме того, сигналы выполняемых операций в последовательности, предусмотренной программой. Сигналы однотактных операций выдаются устройством управления непосредственно с дешифратора команд. Сигналы операций Дл и Нр, выполняемых АУ соответственно в четыре и два такта, вырабатываются устройством управления в блоке деления и нормализации. Для каждого такта деления и нормализации вырабатываются отдельные сигналы, которые обозначаются Дл1, Дл2, Дл3, Дл4, Нр1 и Нр2.

Все остальные сигналы, используемые в арифметическом устройстве, а также и основные сигналы, вырабатываемые самим АУ, сведены в таблицу 8.1.

Таблица 8.1

Обозначение сигнала	Адреса по функциональным схемам	Для каких целей используется в арифметическом устройстве
1	2	3
В 1	03-05-И-24	Используется для управления переписью числового материала из НМБ в АУ.
В 2	03-05-У-09	Используется для управления переписью числового метариала из НМБ в АУ.
В 3	03-02-4И-03	Используется для управления переписью первой девятки /разряды с 28 по 36-й/из сумматора на выходной регистр.
В 4	03-02-4И-03	Используется для управления переписью второй девятки /разряды с 19 по 27-й/из сумматора на выходной регистр.
В 5	03-02-4И-03	Используется для управления переписью третьей девятки /разряды с 10 по 18-й/из сумматора на выходной регистр.

1	2	
Б 6	03-02-4И-03	;реп ;с 1 ;ной
Б 7	03-02-И-07	;миро ;регис
У 1	02-06-И-01	;жимог ;знака ;управ
У 2	02-06-К-03	;набра ;дения
У 3	02-06-К-04	;жимог ;разов ;с клад
У 4	02-10-У-04	;са тр
С Л	04-01-И-01	;ра, пе ;сумма ;нении
М 3	04-01-И-34	;воротом ;на регис ;ЛМ2.
А 1 и $\overline{А1}$	01-13-У-01	;преобра ;содержи ;держимо ;ной рег ;устройс ;выполне

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

2. Блока разворота на регистр /14/
3. Блока управления разворотом на регистр /16/

Выходной узел предназначен для выдачи содержимого сумматора на выходной регистр с преобразованием в прямой код. В выходной узел входит блок выходного регистра /03/.

Арифметический узел предназначен для выполнения арифметических и логических операций, а также операций групповой переписи. Арифметический узел состоит из 10 блоков:

1. блока массовых каналов /10/;
2. блока дополнительных разрядов сумматора и регистра /11/;
3. блока разрядов знака и переполнения /09/;
4. блока сброса и сдвига регистра /07/;
5. блока сброса и сдвига сумматора и регистра частного /06/;
6. блока переносов /12/;
7. блока округления /04/;
8. блока деления /05/;
9. блока выработки сигналов ω и φ /01/;
10. блока сравнения, выделения, формирования /02/.

Узел триггера знака предназначен для хранения знака числа, выбираемого из НМБ, содержимого 12-го разряда регистра команд при выполнении операции Пск, а также для хранения знака результата очередной операции.

Узел триггера знака управляет преобразованием кода при переписи содержимого регистра на сумматор, содержимого сумматора на регистр, на выходной регистр или на регистр печатающего устройства. Узел триггера знака состоит из 2-х блоков:

1. блока триггера знака /13/;
2. блока управления переписью /08/.

Узел местного управления предназначен для выработки нужного для данной операции числа сдвигающих импульсов, для определения направления сдвига при выполнении операций Сд и Нр, а также для выработки объединенных сигналов операций.

Узел местного управления со
1. блока выработки имп
2. блока выработки сиг

4.2. ОСНОВНЫЕ СИГНАЛЫ, ИСПОЛЬЗУ

устройств

Работа арифметического
ся магнитным барабаном. Оди
ределяет продолжительность
мины целом.

Для синхронизации рабо
дельных элементов АУ исполь
серии С50, С100 и С120 и уп
И4,И5, вырабатываемые в уст
С53, поступающей с синхрони
барабана /см. главу 7/.

Длительности импульсов
раны соответственно равными
дам. Передние фронты импуль
пользуется в АУ для формиро
сброса, серии С100 и С120 –
записи и для выработки сигн
перепись.

Период рабочих серий о
ходимым для сложения двух ч
маторе 1 разряд знака + разря
ных разрядов + 6 дополнитель
190 микросекундам. Это время
задержки сигналов в линиях з
ни задержки одноразрядных су
на нестабильность работы упр
импульсы И1 и И2, выра
машины, служат для подготов
предусмотренной программой
импульсы И3, И4 и И5,
та, служат для выполнения д
ее результата.
Функции, выполняемые импульс

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

В дальнейшем, при рассмотрении схем машины за границу между тактами принимается отрицательный фронт импульса И6, но иногда, в частности - при рассмотрении схем УУ, для удобства рассмотрения работы схем встречаются отступления от такого подразделения. Нумерация управляющих импульсов в машине произведена, исходя из принятого местоположения границы между тактами.

Так,два следующих за И6 импульса обозначаются И1 и И2; три импульса в конце такта -И3,И4 и И5; последний импульс, по заднему фронту которого считается окончание такта,-И6. Нумерация импульсов серий С53 и С120 на рис. 7.2. произведена также условно.

При исполнении групповых операций управляющие импульсы и серии импульсов участвуют в работе машины, но синхронизация работы устройств осуществляется не от барабана, а от соответствующего лентопротяжного механизма накопителей на перфоленте или магнитной ленте. Для этого в схемах НПЛ и НМЛ при групповой операции вырабатывается серия импульсов СЛ /"серия импульсов лент"/, каждый из которых вырабатывается после воспроизведения /или записи/ одного числа с НПЛ или НМЛ. Длительность импульсов серии СЛ-200 микросекунд, расстояние по времени между импульсами 12,5± 13 миллисекунд.

Относительно управляющих импульсов, вырабатываемых от НМБ, импульсы СЛ могут быть ориентированы как угодно, причем взаимное их расположение по времени во время работы при групповой операции постоянно меняется. Более подробное рассмотрение выработки сигналов СЛ произведено ниже, при описании работы схем НПЛ и НМЛ.

ГЛА

АРИФМ

УСТ

§ 8.1 НАЗНАЧЕ

Арифметическое ус
выполнения арифметиче
числами и командами,
теме счисления. Опера
командами производятся
ветствии с содержанием
мой команд.

Арифметическим уст
операции:
Сл1,Сл2,Вч1,Вч2,Ум1,Ум
Пск,См.

Кроме перечисленных
полнении операций Пч и
числового материала с о
В последнем случае АУ и
ного буферного регистра
ции работы накопителя на
ных накопителей.

Арифметические опера
лами, представленными в
тор АУ является суммато
лическим переносом.

Арифметическое устро
ходного и арифметическог
узла местного управления

Входной узел
числового материала из НМ
блоков:

1. Блока сороса и сдв

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Серия С100 предназначена, в основном, для вырезания из сигналов с большими длительностями фронтов части сигналов и получения на выходе клапанов сигналов длительностью в 100 микросекунд с малой длительностью отрицательного фронта /формирование импульсов с хорошим фронтом/.

Импульсы серии С100 имеют отрицательный фронт, длительностью примерно в 1 микросекунду. Так как большая часть клапанируемых сигналов имеет длительность 120 микросекунд, длительность импульсов серии С100 выбрана несколько меньшей для получения хорошего формирования сигналов.

Серия С50 так же, как и С100, применяется для формирования сигналов. Импульсы С50 тоже имеют отрицательный фронт длительностью порядка 1 микросекунды.

В 7 ÷ 12 строках диаграммы /рис. 7.2/ приведены форма и временное положение в такте системы управляющих импульсов И1,И2,И3,И4,И5.И6. Импульсы И1,И2,И3,И4,И5 вырабатываются путем выделения в схеме выработки импульсов УУ отдельных импульсов серии С120 и по длительности и местоположению в такте совпадают с соответствующими импульсами С120.

Импульсы И1 и И2 соответствуют первому и второму импульсу серии С120, импульсы И3,И4,И5 - 51-му, 52-му и 53-му импульсам С120. Передний фронт импульса И6 совпадает с задним фронтом импульса И5, длительность И6-50 микросекунд.

Управляющие импульсы имеют отрицательные фронты малой длительности / 1 ÷ 2 микросекунды/, достаточные для запуска триггерных схем, и могут без дополнительного формирования импульсами серий употребляется в триггерных цепях.

Все импульсы серий С120, С100,С50 и управляющие импульсы имеют верхний уровень 120 ÷ 130 в, нижний уровень примерно 60 вольт для обеспечения согласования нижних уровней на клапанных схемах.

Рассмотренные выше функции в машине осуществляются:

1/ С помощью импульса И4 - изменение адреса команды на счетчике команд УУ.

2/ С помощью импульс
адреса команды со счетч
манд НМБ.

3/ С помощью импульс
регистра команд УУ в бло

4/ С помощью импульса
раций с регистра команд

5/ С помощью импульсо
готовка схем АУ к выполне

6/ С помощью серий С12
ций в АУ в течение такта.

7/ С помощью импульсов
завершение операций в АУ.

При вращении барабана
управляющих импульсов и се
непрерывно в каждом такте,
машине операций. За такт м
го полного оборота барабан

За один такт каждое ус
определенный комплекс дейст
нения одной однотактной опе
полняемые различными устрой
совершаются в разных частях
ницы законченного комплекс
тройств могут быть проведен
например, полное выполнение
устройстве производится за в
нал операции /см. рис. 7.2/,
тельного фронта И6 и до полс
ющего И6. В устройстве управ
налов операций после приема
команд из НМБ необходимо нек
этому основные действия, необ
операций в устройстве управле
соответственно, раньше заканч
ного фронта И3 до отрицательн
Поэтому за границу между такт
момент прохождения отрицатель
в УУ - момент прохождения отр

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0



Рис. 7.2

Между концом С 2048 и кон
ной промежуток, необходим
операций в АУ.

Серия С 53 предна
ющих импульсов и серий упр
Импульсы этой серии следую
тельности такта. Интервалы
мени равны 190 микросекунд
и 2-ым, 2-ым и 3-им импуль
между 53-им и 1-ым импульс
вал в 190 микросекунд обусл
раций в арифметическом устр
секунд введен для сокращени
местах, где уменьшенные расс
такта. Интервал в 200 микро
расстояния между управляющи

Общая длительность такт
мы интервалов времени между
скорости вращения барабана
+150,2+200 = 10000 микросек

Импульсы серий С 53 и С
работки импульсов УУ, в кото
вырабатываются три серии пол
импульса в каждой серии. Пер
импульсов совпадают с передн
тами импульсов С 53. Длитель
равна соответственно 120 микр
дам и 50 микросекундам. Обозн
ственно длительностям их имп
С100, и серия С50.

Временная диаграмма расположе
такте приведена в 4 ÷ 6 строк
на рис. 7.2.

Серия С120 предназна
различных одиночных импульсов
отдельными импульсами С120 и у
рования в различных цепях маши
серии выбрана из расчета доста
амплитуды импульсов на выходе
употребляющихся в машине.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Вследствие сложности взаимодействия блоков при групповых операциях / ввод чисел с НПЛ и НМЛ в накопитель на барабане и вывод чисел из накопителя на барабане в НМЛ/ выполнение этих операций будет рассмотрено позже, после описания работы схем устройств машины.

7.2 ВРЕМЕННЫЕ ДИАГРАММЫ ОСНОВНЫХ СИГНАЛОВ

Как вытекает из приведенного рассмотрения взаимодействия основных блоков машины, для выполнения операций в машине необходимо осуществлять:

1. Выработку в блоках адреса команды и адреса числа НМБ в определенные моменты времени такта коротких импульсов для воспроизведения команд и чисел и осуществления записи чисел по соответствующим адресам.

2. Изменение адреса команды на счетчике команд УУ на единицу в конце такта.

3. Перепись адреса команды со счетчика команд УУ в блок адреса команды НМБ и перепись адреса числа с регистра команд УУ в блок адреса числа НМБ в начале каждого такта.

4. Перепись кода номера операции с регистра команд УУ на дешифратор команд УУ в конце такта.

5. Подготовку схем АУ к выполнению операции в начале такта, исполнение операции в АУ в течение такта или в конце его и завершение операции в АУ в конце такта и некоторые другие функции, связанные с подготовкой, выполнением и завершением операций в машине.

Для осуществления этих функций в машине существует централизованная система управляющих импульсов и серий импульсов, которые поступают во все устройства машины /кроме НПЛ и НМЛ / и после соответствующего клапанирования, собирания и усиления производят все действия над кодами команд и чисел, необходимые для выполнения операции.

Управляющие импульсы вырабатываются от синхронизирующих импульсов, получаемых в НМБ.

На трех синхронизирук
риски и заполнены маг
териал намагничивается
нии барабана. При вра
магнитных головок, уст
В момент прохождения к
ке головок наводится и
ем магнитной цепи голо
мого намагниченным мате
Эти импульсы усиливаются
трем каналам, как серии
даются 2048 импульсов –
сов / серия импульсов С
/серия С4/, по третьему

Расположение импульс
рабана и взаимное их рас
вых строках временной ди
на рис. 7.2.

Длительность импульсов се
– 3 микросекунд. Длительн
ка 8–10 микросекунд.

С е р и я С 2048 пре
пульсов чтения и записи к
соответствуют по времени
ределенных участков поверх
помощью можно вырабатыват
соответствующие прохождени
ределенных строк магнитной
ресов/.

Интервалы времени между
необходимы для осуществлени
между отдельными строками ч
С этой же целью введена се
времени совпадают с разрыва
предназначается для выработ

Между началом такта и на
тервал времени, необходимый
выполнению операции.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

с сумматора на выходной регистр в АУ производится в каждом такте, независимо от сигнала операции, поступающего на схемы управления массовыми каналами АУ, и даже при отсутствии сигналов операций.

Но при операциях, при которых не вырабатывается сигнал разрешения записи числа, код с выходного регистра, поступивший на вход схем записи НМБ, далее не проходит, ибо клапаны перед схемами записи оказываются закрытыми.

При операции Пб в пятом такте рассматриваемый программы сигнал разрешения записи числа поступает на клапаны схем записи НМБ. Клапаны этих схем оказываются открытыми в те моменты, когда с блока адреса числа на клапаны схем записи приходят короткие импульсы, т.е. в те моменты, когда мимо головок проходят строки зон барабана, соответствующие адресу a_4. Входные импульсы со схем записи поступают по 9 каналам на магнитные головки /служащие как для записи, так и для воспроизведения материала/ и производят запись содержимого сумматора в четыре строки, соответствующие адресу a_4.

В конце пятого такта адрес на счетчике команд меняется до 105. Но, как только с дешифратора команд выдается сигнал операции Е2, содержимое счетчика команд сбрасывается, и на нем через цепь "передача управления"/открывающуюся только при передаче управления/ фиксируется адрес, находящийся в адресной части регистра команд - адрес 200.

Затем адрес 200 будет зафиксирован в блоке адреса команд. В блоке адреса числа также будет зафиксирован адрес - 200. С выходов схем выработки сигналов операций выдается сигнал операции Е2, который используется только в УУ / в АУ не поступает/. Сигналы разрешения чтения числа и разрешения записи числа при этой операции отсутствуют. Поэтому в течение шестого такта не будет происходить ни выборки числа, ни записи числа в НМБ.

АУ в шестом такте также не будет работать /исключая передачу с сумматора на выходной регистр/, так как в схемы АУ не поступают сигналы операций.

В седьмом и восьмом тактах схемы машины работают аналогично работе в предыдущих тактах.

Рассмотрение работы схе
ресов чисел. При работе с чи
полных адресах, схема блока
паны не четыре, а два импуль
мени строкам НМБ, в которых
входной сдвигатель АУ выдаютс
ла по 9 разрядов, и на регист
сдвигателя происходит лишь в
Кроме того, при неполном /как
ресе на блоке адреса числа НМ
регистр переписываются две де
разрядов сумматора.
Запись содержимого этих 18 раз
разрешения записи числа будет
ствующие строки зон НМБ.

При других операциях, выпол
за один такт, блоки машины вза
отличаясь лишь выполнением опер
и УУ. Более подробное рассмотре
внутри устройств будет произведе
боты соответствующих устройств.

В машине имеются также неско
ние которых занимает время, боль
Нр,Из,ГрОп/.

При выполнении этих операций в с
операций УУ в работе участвуют,
и другие блоки. С помощью сигнало
этих блоках, содержимое счетчика
изменным на время выполнения соот
Сигнал операции с выхода дешифрат
течение всего времени, пока испол
полнительные блоки, с выходов кото
на время соответствующих тактов да
длительностью в один такт /, в том
ления к накопителю на перфоленте и
нитной ленте. Более подробное расс
сигналов и работы блоков УУ при вып
ций будет произведено ниже при опис
/см. гл. 12/.

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Одновременно с сигналом операции в НМБ выдается сигнал разрешения чтения числа или сигнал разрешения записи числа в зависимости от того, какая операция исполняется в данном такте. В приведенной программе во втором такте выдается сигнал операции Сл2 и сигнал разрешения чтения числа.

Аналогично по первому такту по цепи "команда" выбирается на регистр команд команда Сл1 a_2 из адреса 101. Импульсы, воспроизводимые считывающими головками, через схемы воспроизведения поступают также на схему 9 клапанов, на другой вход которых подаются короткие импульсы, вырабатываемые блоком адреса числа в моменты прохождения мимо головок строк числа, записанного в адрес a_1. Короткие импульсы с выхода блока адреса числа предварительно клапанируются сигналом разрешения чтения чисел, и т.к. этот сигнал в течение второго такта выдается, проходят через него. В течение второго такта по каналу "число" на девятиразрядный входной сдвигатель АУ поступают четыре группы импульсных кодов, соответствующих коду тридцатишестиразрядного числа.

Таким образом, с помощью системы 9 магнитных головок, двух групп клапанов по 9 разрядов, блока адреса команды и блока адреса числа можно производить в течение одного такта выборку команды по каналу "команда" и выборку числа по каналу "число", пользуясь тем, что записанный в разных адресах материал во время вращения барабана воспроизводится головками в разные моменты времени.

Сигнал операции, поступая на схемы управления массовыми каналами АУ, осуществляет в них выработку соответствующих данной операции /Сл2/ сигналов. Эти сигналы обеспечивают в начале такта подготовку схем АУ к выполнению операции над числом, а в течение такта-разворот числа со входного сдвигателя на регистр АУ так, что после прихода на сдвигатель кода первой строки через систему разворачивающих клапанов этот код заносится на 9 старших разрядов регистра; после прихода кода второй строки -на 9 следующих разрядов регистра и т.д. Перед концом такта код тридцатишестиразрядного числа окажется записанным на 36-ти разрядном регистре АУ.

Кроме этого, сигналы со
лами в конце такта произ
над кодами чисел, находя
АУ, в результате которых
случае - сбрасывается су
код числа с регистра/.

В конце второго такта
рес команды до 102. В бло
102. В блоке адреса числа
раннной на регистр команд
манд код предыдущей опера
ется код операции с рег
В третьем такте по си
ются к выполнению операци
команд выбирается из НМБ к
ло" поступает код числа, з
дит разворот числа на реги
нение операции Сл1 в АУ.

В течение четвертого т
действия с той лишь разниц
в АУ производится не в кон
мере поступления на входно
Работа схем в течение п
дыдущих тактов тем, что при
ра команд сигнала операции
шения записи числа и не выд
числа. При этом выборки чис
по цепи "число" происходить
щие клапаны в НМБ будут за
В арифметическом устройс
течение такта с помощью сист
на выходе сумматора перепись
ходной регистр. Перепись про
разрядов четыре раза за так
ким образом, что к моменту п
бана какой-либо строки адреса
адреса числа, на выходном ре
ванным код соответствующей де

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Соответствие этих импульсов моментам прохождения мимо головок строго определенных для данного адреса строк поверхности барабана достигается тем, что выработка импульсов в блоке адреса команды осуществляется с помощью серии импульсов С 2048. Эта серия вырабатывается при прохождении мимо синхронизирующих головок рисок, нарезанных на поверхности барабана и заполненных магнитным материалом. Следовательно, по времени эта серия жестко связана с прохождением мимо головок определенных участков поверхности барабана.

Импульсы с блока адреса команды поступают на 9 клапанов и, открывая их, пропускают считываемый головками импульсный код записанной команды по цепи "команда" на вход регистра команд УУ. Следовательно, по цепи "команда" будут проходить не все считываемые головками импульсы, а лишь импульсы строк команды, соответствующей адресу, установленному в блоке адреса команды. На входе регистра команд импульсы строк клапанируются входными клапанами, и на регистр команд поступают в развернутом виде: импульсы первой строки – на 9 старших разрядов; импульсы второй строки – на 9 младших разрядов регистра команд. Таким образом, к концу первого такта на регистр команд окажется выбранной команда из первого адреса программы /в данной программе – команда $Сл2a_1$ из адреса 100, см. таблицу 7.2/.

В конце первого такта содержимое счетчика команд увеличивается на 1, и на блоке адреса команды фиксируется адрес 101. Адресная часть выбранной на регистр команд команды $Сл2a_1$/ содержимое 12-ти младших разрядов, соответствующих a_1 / фиксируется в блоке адреса числа. Код номера операции /содержимое 5-ти старших разрядов регистра команд, кроме самого старшего/ фиксируется в дешифраторе команд УУ.

По зафиксированному коду номера операции с выхода схем выработки сигналов операций / для однотактных операций непосредственно с выхода дешифратора команд/ выдается сигнал операции, который сохраняется в течение всего следующего такта.

Таблица 7.2

№ тактов	1	2	3	4	5	6	7	8
Число на счетчике команд	100	101	102	103	104	200	201	.....
Зафиксированный в БАК адрес команды	100	101	102	103	104	200	201	.....
Выбирается на регистр команд	$Сл2a_1$	$Сл1a_2$	$Ум1a_3$	Пб a_4	Е2 0200	$Сл2в_1$	$Вдв_2$	.....
Сигнал исполняемой операции;	–	–	$Сл_2$	$Сл_1$	Ум1	Пб	Е2	$Сл_2$	Вд
Зафиксированный в БАЧ адрес числа.	–	–	a_1	a_2	a_3	a_4	0200	$в_1$	$в_2$
Сигнал разрешения чтения числа.	–	–	есть	есть					

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Ячейка накопителя	Опер
0100	С
0101	С
0102	У
0103	П
0104	Б
0105	У
. . .	
0200	Сл
0201	Вр

Блоком, определяющим п
манд, является блок счетчи
на нем адрес первой команд
меняться, увеличиваясь на
Содержимое счетчика команд
блоке адреса команды НМБ п
надцатиразрядные команды и
ности НМБ двумя строками п
вон НМБ, по 512 строк кажд
ла записываются на поверхн
ми по 9 разрядов в каждой
мя работы барабан вращается
мимо считывающих головок с
в головках наводятся импул
писанного числа. Такий обр
бана магнитные головки вос
барабане материал -как про

Блок адреса команды НМ
команды вырабатывает два к
моменты времени, когда мимо
Участки поверхности барабан
ними соответствующей коман

Рис. 71

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0

Рис. 7.1

Ячейка накопителя : Операция

0100	С
0101	С
0102	У
0103	П
0104	Е
0105	У
.	.
.	.
.	.
0200	С
0201	Е

Блоком, определяющим п
мяти, является блок счетчи
На нем адрес первой команд
Меняться, увеличиваясь на
Содержимое счетчика команд
блоке адреса команды НМБ п
нацатиразрядные команды и
ности НМБ двумя строками п
зон НМБ, по 512 строк кажд
ля записываются на поверхно
ми по 9 разрядов в каждой с
ми работы барабан вращается
Мимо считывающих головок с
в головках наводятся импуль
писанного числа. Такие обра
бана магнитные головки восп
барабане материал -как прог
Блок адреса команды НМ
команды вырабатывает два ко
моменты времени, когда мимо
участки поверхности барабан
ные соответствующей команд

Declassified in Part - Sanitized Copy Approved for Release @ 50-Yr 2014/03/26 : CIA-RDP81-01043R004100100001-0